

SIMATIC

Système d'automatisation S7-400 Caractéristiques des CPU

Manuel de référence

Avant-propos, Sommaire

Configuration d'une CPU 41x

Concept de la mémoire et types
de démarrage

Temps de cycle et de réponse du
S7-400

Caractéristiques techniques

Index

1

2

3

4

Ce manuel est livré avec la
documentation référencée
6ES7498-8AA03-8CA0

Edition 12/2002

A5E00165966-01

Consignes de sécurité

Ce manuel donne des consignes que vous devez respecter pour votre propre sécurité ainsi que pour éviter des dommages matériels. Elles sont mises en évidence par un triangle d'avertissement et sont présentées, selon le risque encouru, de la façon suivante :



Danger

signifie que la non-application des mesures de sécurité appropriées **conduit** à la mort, à des lésions corporelles graves ou à un dommage matériel important.



Précaution

signifie que la non-application des mesures de sécurité appropriées **peut** conduire à la mort, à des lésions corporelles graves ou à un dommage matériel important.



Avertissement

signifie que la non-application des mesures de sécurité appropriées peut conduire à des lésions corporelles légères.

Avertissement

signifie que la non-application des mesures de sécurité appropriées peut conduire à un dommage matériel.

Attention

doit vous rendre tout particulièrement attentif à des informations importantes sur le produit, aux manipulations à effectuer avec le produit ou à la partie de la documentation correspondante.

Personnel qualifié

La mise en service et l'utilisation de l'appareil ne doivent être effectuées que conformément au manuel. Seules des **personnes qualifiées** sont autorisées à effectuer des interventions sur l'appareil. Il s'agit de personnes qui ont l'autorisation de mettre en service, de mettre à la terre et de repérer des appareils, des systèmes et circuits électriques conformément aux règles de sécurité en vigueur.

Utilisation conforme

Tenez compte des points suivants :



Précaution

L'appareil, le système ou le composant ne doit être utilisé que pour les applications spécifiées dans le catalogue ou dans la description technique, et exclusivement avec des périphériques et composants recommandés par Siemens.

Le transport, le stockage, le montage, la mise en service ainsi que l'utilisation et la maintenance adéquats de l'appareil sont les conditions indispensables pour garantir son fonctionnement correct et sûr.

Marques de fabrique

SIMATIC®, SIMATIC HMI® et SIMATIC NET® sont des marques déposées de SIEMENS AG.

Les autres désignations dans ce document peuvent être des marques dont l'utilisation par des tiers à leurs propres fins peut enfreindre les droits des propriétaires desdites marques.

Copyright © Siemens AG 2002 Tous droits réservés

Toute communication et reproduction de ce support d'information, toute exploitation ou communication de son contenu sont interdites, sauf autorisation expresse. Tout manquement à cette règle est illicite et expose son auteur au versement de dommages et intérêts. Tous nos droits sont réservés, notamment pour le cas de la délivrance d'un brevet ou celui de l'enregistrement d'un modèle d'utilité.

Siemens AG
Bereich Automation and Drives
Geschaeftsgebiet Industrial Automation Systems
Postfach 4848, D- 90327 Nuernberg
Siemens Aktiengesellschaft

Exclusion de responsabilité

Nous avons vérifié la conformité du contenu du présent manuel avec le matériel et le logiciel qui y sont décrits. Or des divergences n'étant pas exclues, nous ne pouvons pas nous porter garants pour la conformité intégrale. Si l'usage de ce manuel devait révéler des erreurs, nous en tiendrons compte et apporterons les corrections nécessaires dès la prochaine édition. Veuillez nous faire part de vos suggestions.

© Siemens AG 2002
Sous réserve de modifications techniques
A5E00165966-01



Avant-propos

Objet du manuel

Les informations de ce manuel vous permettront de consulter les commandes, les descriptions de commande et les caractéristiques techniques des unités centrales des S7-400.

La constitution d'un système S7-400 avec ces CPU et leurs modules ainsi que le montage et le câblage de ces modules sont décrits dans le manuel de mise en oeuvre du système.

Connaissances fondamentales requises

Pour comprendre le manuel, il faut disposer de connaissances générales dans le domaine de l'automatisation.

Destinataires

Le présent manuel est destiné à des personnes possédant les qualifications nécessaires pour la mise en service, l'utilisation et la maintenance des produits décrits.

Domaine de validité du manuel

Ce manuel s'applique au système d'automatisation S7-400.

Nouveautés par rapport à la version précédente

Ce manuel décrit les CPU S7 avec version de firmware 3.1.

Approbations

La gamme de produits SIMATIC S7-400 a reçu les approbations suivantes :

- Underwriters Laboratories, Inc. : UL 508 (Industrial Control Equipment)
- Canadian Standards Association : CSA C22.2 numéro 142 (Process Control Equipment)
- Factory Mutual Research : Approval Standard Class Number 3611

Vous trouverez des informations plus détaillées sur les homologations et normes dans le manuel de référence "Caractéristiques des modules" dans le chapitre 1.1, Normes et homologations.

Marquage CE

La gamme de produits SIMATIC S7-400 satisfait aux exigences et objectifs de protection des directives européennes suivantes :

- directive européenne 73/23/CEE "directive basse tension"
- directive européenne 89/336/CEE "directive CEM"

Marquage C-Tick

La gamme de produits SIMATIC S7-400 satisfait aux exigences de la norme AS/NZS 2064 (Australie et Nouvelle-Zélande).

Normes

La gamme de produits SIMATIC S7-400 satisfait aux exigences et critères de CEI 61131-2.

Place de ce manuel dans la documentation

Ce manuel fait partie du coffret de documentation sur les S7-400, M7-400.

Système	Jeux de documentation
S7-400/M7-400	• <i>Systèmes d'automatisation S7-400, M7-400 ; Installation et configuration</i> • <i>Systèmes d'automatisation S7-400 M7-400 ; Caractéristiques des modules</i> • <i>Systèmes d'automatisation S7-400 ; Caractéristiques des CPU</i> • <i>Liste des opérations S7-400</i>

Guide

Pour vous permettre d'accéder rapidement aux informations qui vous intéressent, nous avons mis en place différents types d'accès aux informations :

- Au début du manuel, vous trouverez un sommaire complet, avec une liste de toutes les figures et tableaux.
- Dans les chapitres, chaque page comporte dans la marge de gauche des informations donnant une idée du contenu du paragraphe concerné.
- Après les annexes, un glossaire reprend les termes techniques essentiels développés dans le manuel.
- A la fin du manuel, se trouve un index détaillé des mots-clés qui permet d'accéder rapidement à l'information recherchée.

Nota

Pour la programmation et la mise en service d'un S7-400, vous avez besoin de STEP 7 V5.2 ainsi que des manuels ou des coffrets de manuels suivants :

Manuel / coffret	Contenu
Logiciel de base pour S7 et M7 STEP 7 Connaissances fondamentales	• Installation et mise en service de STEP 7 sur PC/PG • Utilisation de STEP 7 avec les contenus suivants : - Gestion des projets et des fichiers - Configuration et paramétrage d'un S7-400 - Attribution de noms symboliques (mnémoniques) pour le programme utilisateur - Création et test d'un programme utilisateur en LIST/CONT - Création de blocs de données - Configuration de la communication entre plusieurs CPU - Chargement, mémorisation et effacement d'un programme utilisateur dans la CPU/PG - Contrôle-commande du programme utilisateur - Contrôle-commande de la CPU • Guide pour résoudre efficacement la tâche de programmation avec PC/PG et STEP 7 • Principe de fonctionnement des CPU (par exemple concept de la mémoire, accès aux entrées/sorties, adressage, blocs, gestion des données) • Description de la gestion des données de STEP 7 • Utilisation des types de données de STEP 7 • Utilisation de la programmation linéaire et structurée • Utilisation des opérations d'appel de blocs • Utilisation des fonctions de test et de diagnostic des CPU dans le programme utilisateur (par exemple OB d'erreur, mot d'état)
STEP 7Manuels de référence <i>LIST pour S7-300/400</i> <i>CONT pour S7-300/400</i> <i>LOG pour S7-300/400</i> <i>Fonctions standard et fonctions système</i>	• Principes de l'éditeur de programme CONT/LIST/LOG (par exemple Structure CONT/LIST/LOG, format de nombres, syntaxe) • Description de toutes les opérations dans STEP 7 (avec programmes-exemples) • Description des différentes possibilités d'adressage dans STEP 7 (avec des exemples) • Description de toutes les fonctions intégrées de la CPU • Description des registres internes de la CPU • Description de toutes les fonctions système intégrées dans les CPU • Description de tous les blocs d'organisation intégrés dans les CPU
Manuel <i>PG 7xx</i>	• Description du matériel constituant une PG • Raccordement d'une PG à différents appareils • Mise en service d'une PG

Recyclage et élimination des déchets

Le S7-400 est recyclage grâce à ses composants peu polluants. Pour un recyclage respectueux de l'environnement, veuillez vous adresser à une société de recyclage des déchets électroniques certifiée.

Assistance supplémentaire

Si des questions sont restées sans réponse dans ce manuel, veuillez vous adresser à votre interlocuteur Siemens dans la filiale ou l'agence de votre région.

<http://www.siemens.com/automation/partner>

Centre de formation SIMATIC

Nous proposons des cours de formation pour vous faciliter l'apprentissage des automates programmables SIMATIC S7. Veuillez vous adresser à votre centre de formation régional ou au centre principal à D 90327 Nuremberg,

Téléphone : +49 (911) 895-3200.

Internet : <http://www.sitrain.com>

A&D Technical Support

Accessible dans le monde entier à toute heure :



Monde entier (Nuremberg) Technical Support Heure locale : 0h à 24h / 365 jours Tél. : +49 (0) 180 5050-222 Fax : +49 (0) 180 5050-223 E-Mail: adsupport@siemens.com GMT : +1:00		
Europe / Afrique (Nuremberg) Authorization Heure locale : Lu.-Ve. 8:00 à 17:00 Tél : +49 (0) 180 5050-222 Fax : +49 (0) 180 5050-223 E-Mail : adsupport@siemens.com GMT : +1:00	Etats-Unis (Johnson City) Technical Support and Authorization Heure locale : Lu.-Ve. 8:00 à 17:00 Tél : +1 (0) 423 262 2522 Fax : +1 (0) 423 262 22 89 E-Mail : simatic.hotline@sea.siemens.com GMT : -5:00	Asie / Australie (Pékin) Technical Support and Authorization Heure locale : Lu.-Ve. 8:00 à 17:00 Téléphone : +86 10 64 75 75 75 Fax : +86 10 64 74 74 74 E-Mail : adsupport.asia@siemens.com GMT : +8:00
Les langues parlées au Technical Support et sur la Hotline des autorisations sont généralement l'Allemand et l'Anglais.		

Service & Support sur Internet

Outre l'intégralité de notre offre de documentation, nous mettons également la totalité de notre savoir à votre disposition dans l'Internet.

<http://www.siemens.com/automation/service&support>

Vous y trouverez :

- le bulletin d'informations qui vous fournit constamment les dernières informations sur le produit,
- les documents dont vous avez besoin à l'aide de la fonction de recherche du Service & Support,
- le forum où utilisateurs et spécialistes peuvent échanger informations,
- la base de données Interlocuteurs où se trouve votre interlocuteur Automation & Drives sur place,
- des informations sur le service après-vente, les réparations, les pièces de rechange à la rubrique "Services en ligne".

Sommaire

1	Configuration d'une CPU 41x	1-1
1.1	Eléments de commande et de signalisation des CPU	1-2
1.2	Fonctions de surveillance de la CPU	1-9
1.3	Visualisations d'état et d'erreur	1-11
1.4	Sélecteur de modes	1-14
1.5	Constitution et fonction des cartes mémoire	1-18
1.6	Interface compatible multipoint (MPI)	1-22
1.7	Interface Profibus-DP	1-23
1.8	Aperçu sur les paramètres des CPU S7-400	1-24
1.9	Multicomputing	1-26
1.9.1	Particularités	1-28
1.9.2	Alarme de multicomputing	1-29
1.9.3	Configuration et programmation du mode multicomputing	1-29
1.10	Modifications d'installations durant le fonctionnement	1-30
1.11	CPU 41x utilisée comme maître DP/esclave DP	1-33
1.11.1	Zones d'adresses DP des CPU 41x	1-34
1.11.2	CPU 41x utilisée comme maître DP	1-35
1.11.3	Actualisation synchrone des mémoires image partielles	1-38
1.11.4	Diagnostic de la CPU 41x utilisée comme maître DP	1-39
1.11.5	CPU 41x utilisée comme esclave DP	1-44
1.11.6	Diagnostic de la CPU 41x utilisée comme esclave DP	1-49
1.11.7	CPU 41x utilisée comme esclave DP : état de station 1 à 3	1-55
1.12	Echange direct de données	1-62
1.12.1	Principe de l'échange direct de données	1-62
1.12.2	Diagnostic en cas d'échange direct de données	1-63
1.13	Données cohérentes	1-65
1.13.1	Cohérence des blocs et fonctions de communication	1-66
1.13.2	Accès à la mémoire de travail de la CPU	1-66
1.13.3	Lecture et écriture cohérentes des données depuis ou dans un esclave DP normé	1-66
1.13.4	Écriture cohérente de données dans un esclave DP normé au moyen de la SFC 15 "DPWR_DAT"	1-67
1.13.5	Accès cohérent aux données sans utilisation de la SFC 14 ou de la SFC 15	1-68
2	Concept de la mémoire et types de démarrage	2-1
2.1	Présentation du concept de la mémoire des CPU S7-400	2-2
2.2	Présentation des types de démarrage des CPU S7-400	2-5

3	Temps de cycle et de réponse du S7-400	3-1
3.1	Temps de cycle	3-2
3.2	Calcul du temps de cycle	3-4
3.3	Temps de cycle différents	3-8
3.4	Charge due à la communication	3-10
3.5	Temps de réponse	3-13
3.6	Calcul des temps de cycle et de réponse	3-18
3.7	Exemples de calcul des temps de cycle et de réponse	3-19
3.8	Temps de réponse à une alarme	3-22
3.9	Exemple de calcul du temps de réponse à une alarme	3-24
3.10	Reproductibilité des alarmes temporisées et cycliques	3-25
4	Caractéristiques techniques	4-1
4.1	Caractéristiques techniques de la CPU 412-1; (6ES7412-1XF03-0AB0)	4-2
4.2	Caractéristiques techniques de la CPU 412-2; (6ES7412-2XG00-0AB0)	4-6
4.3	Caractéristiques techniques de la CPU 414-2; (6ES7414-2XG03-0AB0)	4-10
4.4	Caractéristiques techniques de la CPU 414-3; (6ES7414-3XJ00-0AB0)	4-14
4.5	Caractéristiques de la CPU 416-2; (6ES7416-2XK02-0AB0, 6ES7416-2FK02-0AB0)	4-18
4.6	Caractéristiques techniques CPU 416-3; (6ES7416-3XL00-0AB0)	4-22
4.7	Caractéristiques techniques de la CPU 417-4; (6ES7417-4XL00-0AB0)	4-26
4.8	Caractéristiques des cartes mémoire	4-30
	Index	Index-1

Figures

1-1	Positionnement des organes de commande et de signalisation de la CPU 412-1	1-2
1-2	Positionnement des organes de commande et de signalisation de la CPU 41x-2	1-3
1-3	Positionnement des organes de commande et de signalisation de la CPU 41x-3	1-4
1-4	Positionnement des organes de commande et de signalisation de la CPU 417-4	1-5
1-5	Positions du sélecteur de modes	1-14
1-6	Structure de la carte mémoire	1-18
1-7	Exemple de multicomputing	1-27
1-8	Présentation : structure du système pour des modifications d'installation durant le fonctionnement	1-30
1-9	Diagnostic avec CPU 41x	1-41
1-10	Adresses de diagnostic pour maître DP et esclave DP	1-42
1-11	Mémoire de transfert dans la CPU 41x utilisée comme esclave DP	1-45
1-12	Adresses de diagnostic pour maître DP et esclave DP	1-52
1-13	Structure du diagnostic d'esclave	1-54
1-14	Structure du diagnostic de code de la CPU 41x	1-58
1-15	Structure du diagnostic de station	1-59
1-16	Octet x +4 à x +7 pour alarme de diagnostic et de process	1-60
1-17	Echange direct de données avec des CPU 41x	1-62
1-18	Adresse de diagnostic pour le récepteur en cas d'échange direct de données	1-63
3-1	Composantes et composition du temps de cycle	3-3
3-2	Temps de cycle différents	3-8
3-3	Temps de cycle minimum	3-9
3-4	Formule : influence de la charge due à la communication	3-10
3-5	Constitution d'une tranche de temps	3-10
3-6	Relation entre le temps de cycle et la charge due à la communication	3-12
3-7	Temps de cycle DP dans le réseau PROFIBUS-DP	3-14
3-8	Le temps de réponse le plus court	3-15
3-9	Le temps de réponse le plus long	3-16
3-10	Calcul du temps de réponse à une alarme	3-22

Tableaux

1-1	DEL de signalisation des CPU	1-6
1-2	Positions du sélecteur de modes	1-15
1-3	Niveaux de protection d'une CPU du S7-400	1-16
1-4	Types de cartes mémoire	1-19
1-5	CPU 41x (interface MPI/DP utilisée comme Profibus-DP)	1-34
1-6	CPU 41x (Interface MPI/DP et module DP utilisés comme PROFIBUS-DP)	1-34
1-7	Signification de la DEL "BUSF" de la CPU 41x utilisée comme maître DP	1-39
1-8	Lecture du diagnostic avec STEP 7	1-40
1-9	Détection d'événements de la CPU 41x utilisée comme maître DP	1-43
1-10	Exemple de configuration pour les zones d'adresses de la mémoire de transfert	1-46
1-11	Signification des DEL "BUSF" de la CPU 41x utilisée comme esclave DP	1-49
1-12	Lecture du diagnostic avec STEP 5 et STEP 7 dans le système maître	1-50
1-13	Détection d'événements de la CPU 41x utilisée comme esclave DP	1-53
1-14	Analyse des transferts RUN-STOP dans le maître DP/esclave DP	1-53
1-15	Structure de l'état de station 1 (octet 0)	1-55
1-16	Structure de l'état de station 2 (octet 1)	1-56
1-17	Structure de l'état de station 3 (octet 2)	1-56
1-18	Structure de l'adresse PROFIBUS du maître (octet 3)	1-56
1-19	Structure du code constructeur (octets 4, 5)	1-57
1-20	Détection d'événements des CPU 41x utilisées comme récepteur dans l'échange direct de données	1-63
1-21	Analyse de la défaillance de l'émetteur dans l'échange direct de données	1-64
2-1	Mémoire nécessaire	2-3
3-1	Traitement cyclique du programme	3-3
3-2	Facteurs d'influence du temps de cycle	3-4
3-3	Tranches du temps de transfert mémoire image	3-5
3-4	Tranches du temps de transfert mémoire image, CPU H	3-6
3-5	Temps d'exécution du programme utilisateur de la CPU 41x-4H	3-7
3-6	Temps de traitement du système d'exploitation au point de contrôle de cycle	3-7
3-7	Allongement du cycle par imbrication d'alarmes	3-7
3-8	Raccourcissement du temps de réponse	3-17
3-9	Exemple de calcul du temps de réponse	3-18
3-10	Temps de réponse aux alarmes de processus et alarmes de diagnostic ; temps de réponse maximum aux alarmes sans communication	3-22
3-11	Reproductibilité des alarmes temporisées et des alarmes cycliques des CPU	3-25

Configuration d'une CPU 41x

Contenu

Paragraphe	contient	Page
1.1	Eléments de commande et de signalisation des CPU	1-2
1.2	Fonctions de surveillance de la CPU	1-9
1.3	Visualisations d'état et d'erreur	1-11
1.4	Sélecteur de modes	1-14
1.5	Constitution et fonction des cartes mémoire	1-18
1.6	Interface compatible multipoint (MPI)	1-22
1.7	Interface Profibus-DP	1-23
1.8	Aperçu sur les paramètres des CPU S7-400	1-24
1.9	Multicomputing	1-26
1.10	Modification de l'installation pendant le fonctionnement	1-30
1.11	CPU 41x utilisé comme maître DP/esclave DP	1-33
1.12	Echange direct de données	1-62
1.13	Données cohérentes	1-65

1.1 Éléments de commande et de signalisation des CPU

Éléments de commande et de signalisation de la CPU 412-1




Figure 1-1 Positionnement des organes de commande et de signalisation de la CPU 412-1

Éléments de commande et de signalisation de la CPU 41x-2




Figure 1-2 Positionnement des organes de commande et de signalisation de la CPU 41x-2

Éléments de commande et de signalisation de la CPU 41x-3




Figure 1-3 Positionnement des organes de commande et de signalisation de la CPU 41x-3

Éléments de commande et de signalisation de la CPU 417-4




Figure 1-4 Positionnement des organes de commande et de signalisation de la CPU 417-4

DEL de signalisation

Le tableau 1-1 renferme une vue d'ensemble des DEL de signalisation présentes sur chacune des CPU.

Le chapitre 1.2 décrit les états et erreurs signalés par ces DEL.

Tableau 1-1 DEL de signalisation des CPU

DEL	couleur	Signification	Présente sur CPU			
			412-1	412-2 414-2 416-2	414-3 416-3	417-4
INTF	rouge	Erreur interne	x	x	x	x
EXTF	rouge	Erreur externe	x	x	x	x
FRCE	jaune	Ordre de forçage actif	x	x	x	x
RUN	vert	Etat RUN	x	x	x	x
STOP	jaune	Etat STOP	x	x	x	x
BUS1F	rouge	Erreur bus sur interface MPI/Profibus-DP 1	x	x	x	x
BUS2F	rouge	Erreur bus sur interface MPI/Profibus-DP 2	–	x	x	x
IFM1F	rouge	Erreur sur module d'interface 1	–	–	x	x
IFM2F	rouge	Erreur sur module d'interface 2	–	–	–	x

Sélecteur de modes

Le sélecteur de modes vous permet de choisir le mode de la CPU. Il s'agit d'un commutateur à clé, comportant quatre positions. Vous pouvez utiliser différents niveaux de protection et restreindre à un nombre de personnes limité les modifications de programme ou les possibilités de démarrage (passage de STOP à RUN).

Le chapitre 1.4 décrit les fonctions du sélecteur de modes et les niveaux de protection des CPU.

Logement pour cartes mémoire

Vous pouvez insérer dans ce logement une carte mémoire.

Il existe deux types de cartes mémoire :

- Cartes RAM

La carte RAM vous permet d'étendre la mémoire de chargement d'une CPU.

- Cartes FLASH

Avec la carte FLASH, vous pouvez stocker votre programme utilisateur et vos données à l'abri des pannes (même sans pile de sauvegarde). Vous pouvez programmer la carte FLASH, soit sur le PG, soit dans la CPU. La carte FLASH étend aussi la mémoire de chargement de la CPU.

Vous trouverez une description plus détaillée des cartes mémoire au chapitre 1.5.

Logement pour modules d'interface

Pour les CPU 41x-3 et 41x-4, vous pouvez respectivement enficher un module d'interface (module IF) dans ce logement.

Interface pour extensions mémoire

La CPU 417-4 dispose en plus d'interfaces pour les extensions mémoire. Ces extensions permettent d'augmenter la mémoire de travail. (Voir *"Automates programmables S7-400, M7-400, installation et configuration"*)

Interface MPI/DP

Vous pouvez raccorder à l'interface MPI de la CPU par exemple les appareils suivants :

- consoles de programmation
- stations de contrôle/commande
- autres automates S7-400 ou S7-300 (voir chapitre 1.6).

Utilisez des connecteurs à sortie oblique (voir Manuel d'installation, chapitre 7)

Vous pouvez configurer l'interface MPI comme maître DP et donc l'utiliser comme interface PROFIBUS-DP avec jusqu'à 32 esclaves DP.

Interface Profibus-DP

Vous pouvez raccorder à l'interface Profibus-DP des périphéries décentralisées, des PG/OP et autres stations maîtres DP.

Alimentation tension de sauvegarde externe sur prise "EXT.-BATT."

Suivant le type de module, les modules d'alimentation du S7-400 peuvent être utilisés avec une ou deux piles de sauvegarde afin de


- Sauvegarder un programme utilisateur, que vous avez mémorisé dans une RAM.
- Conserver des mémentos, temporisations, compteurs et données système ainsi que d'autres données dans des blocs de données variables.
- Sauvegarder l'horloge interne.

Vous pouvez obtenir le même tamponnage en appliquant une tension continue comprise 5 V et 15 V au niveau de la prise "EXT.-BATT." de la CPU.

L'entrée "EXT.-BATT." a les propriétés suivantes :

- protection contre les erreurs de polarité
- limitation du courant de court-circuit à 20 mA

Pour l'alimentation de la prise "EXT.-BATT", il vous faut un câble de raccordement avec une fiche jack de 2,5 mm Ø, comme illustré à la figure suivante. Attention à la polarité de la fiche à jack.



Nota

Vous avez besoin de l'alimentation externe sur la prise "EXT.-BATT.", pour remplacer un module d'alimentation lorsque vous voulez, pendant la durée du remplacement, sauvegarder le programme utilisateur stocké dans une RAM et les données mentionnées ci-dessus.

1.2 Fonctions de surveillance de la CPU

Surveillances et messages d'erreur

Le matériel de la CPU et le système d'exploitation contiennent des fonctions de surveillance qui assurent un travail correct et un comportement défini en cas d'erreur. Pour une série d'erreurs, une réaction du programme utilisateur est possible.

Le tableau suivant contient les erreurs possibles, leurs causes et les réactions de la CPU.

Type d'erreur	Cause d'erreur	Réaction du système d'exploitation	DEL d'erreur
Défaillance de cadence	Surveillance de défaillance de la cadence du processeur Arrêt du système	Blocage des sorties TOR par émission du signal "OD" (Output Disable)	–
Erreur d'accès	Défaillance d'un module (SM, FM, CP)	La DEL "EXTF" s'allume tant que l'erreur n'est pas acquittée. En cas de SM : • Appel de OB 122 • Inscription dans le tampon de diagnostic • Avec des modules d'entrée : inscription de "zéro" comme date dans l'accumulateur ou la mémoire image Avec d'autres modules : • Appel de OB 122	EXTF
Alarme de synchronisme d'horloge	Démarrage d'un programme de manière synchrone au cycle DP	Appel des OB 61 à OB 64	–
Erreur de temps	• Le temps de fonctionnement du programme utilisateur (OB1 et toutes les alarmes et OB d'erreur) dépasse le temps de cycle maximal prescrit. • Erreur de demande d'OB • Trop-plein du tampon d'information de démarrage • Alarme d'erreur d'horloge • Passage en RUN après CiR	La DEL "INTF" s'allume tant que l'erreur n'est pas acquittée. Appel de OB 80 Si l'OB n'est pas chargé : la CPU passe sur Stop.	INTF
Défauts du ou des modules d'alimentation (sauf panne de secteur)	Dans l'unité centrale ou d'extension • au moins une pile de sauvegarde du module d'alimentation est vide • la tension de sauvegarde est absente • l'alimentation 24V du module d'alimentation est en panne	Appel de OB 81 Si OB non chargé : la CPU continue à fonctionner :	EXTF
Alarme de diagnostic	Un module périphérique compatible signale une alarme de diagnostic	Appel de OB 82 Si l'OB n'est pas chargé : la CPU passe sur Stop.	EXTF
Alarme débrogage/embrogage	Débrogage ou embrogage d'un SM et enfichage d'un type de module erroné. Si l'unique SM enfiché est débrogé lorsque la CPU est sur Stop, la DEL EXTF ne s'allume pas, dans le cas du paramétrage par défaut. Elle s'allume brièvement lorsque le SM est réenfiché.	Appel de OB 83 Si l'OB n'est pas chargé : la CPU passe sur Stop.	EXTF
Erreur de classe de priorité	• La classe de priorité est appelée, mais l'OB correspondant n'est pas présent. • Lors de l'appel du SFB : le DB d'instance est absent ou déficient • Erreur dans l'actualisation de la mémoire image	Appel de OB 85 Si l'OB n'est pas chargé : la CPU passe sur Stop.	INTF
			EXTF

Type d'erreur	Cause d'erreur	Réaction du système d'exploitation	DEL d'erreur
Défaillance d'une unité ou d'une station	- Panne de tension dans une station d'extension - Défaillance d'une ligne DP - Défaillance d'une ligne de couplage :IM absent ou défectueux, câble interrompu)	Appel de OB 86 Si l'OB n'est pas chargé : la CPU passe sur Stop.	EXTF
Erreur de communication	- Information d'état non transposable dans le DB - Code de télégramme erroné - Erreur de longueur de télégramme - Erreur de structure du télégramme de données globales - Erreur dans accès à DB	Appel de OB 87 Si l'OB n'est pas chargé : la CPU passe sur Stop.	INTF
Interruption du traitement	- Profondeur d'imbrication trop grande pour les erreurs synchrones - Profondeur d'imbrication trop grande pour les appels de blocs (pile B) - Erreur d'allocation de données locales	Appel de l'OB 88 Si l'OB n'est pas chargé : la CPU passe sur Stop.	INTF
Erreur de programmation	Erreur dans le code machine ou dans le programme utilisateur - Erreur de conversion BCD - Erreur de longueur de gamme - Erreur de gamme - Erreur d'alignement - Erreur d'écriture - Erreur de numéro de timer - Erreur de numéro de compteur - Erreur de numéro de bloc - Bloc non chargé	Appel de OB 121 Si l'OB n'est pas chargé : la CPU passe sur Stop.	INTF
Erreur de code MC7	Erreur dans le programme utilisateur traduit, par exemple code OP non autorisé ou saut par dessus la fin du bloc	La CPU passe à l'état STOP. Démarrage ou effacement général nécessaires.	INTF
Perte de cycle	Des cycles ont été perdus, soit car un OB 61...64 n'a pas pu être démarré en raison de priorités plus élevées, soit car des charges asynchrones supplémentaires ont inhibé le cycle du bus.	Appel des OB 61..64 dans le cycle suivant.	INTF EXTF

Par ailleurs, vous disposez, dans chaque CPU, de fonctions de test et de renseignement, que vous pouvez appeler avec STEP 7.

1.3 Visualisations d'état et d'erreur

Visualisations d'état

Les deux DEL RUN et STOP situées en façade d'une CPU vous informent sur l'état de fonctionnement actuel de la CPU.

LED		Signification
RUN	STOP	
H	D	CPU à l'état RUN.
D	H	CPU à l'état STOP. Le programme utilisateur ne s'exécute pas. Le redémarrage et le démarrage à chaud/démarrage sont possibles. Si l'état STOP a été déclenché par une erreur, la visualisation de perturbation (INTF ou EXTF) est également activée.
B 2 Hz	B 2 Hz	La CPU est à l'état DEFAULT. De plus, les DEL INTF, EXTF et FRCE clignotent aussi.
B 0,5 Hz	H	L'état HALT a été déclenché par la fonction de test.
B 2 Hz	H	Un démarrage à chaud, à froid ou un redémarrage a été déclenché. Suivant la longueur de l'OB appelé, cela peut durer une minute ou plus pour que le démarrage à chaud, à froid, ou le redémarrage s'exécutent. Si la CPU ne passe pas sur RUN, il peut y avoir une erreur dans la configuration de l'installation.
x	B 0,5 Hz	Un effacement général est demandé par la CPU.
x	B 2 Hz	Effacement général en cours.

D = DEL éteinte ; H = DEL allumée ; B = DEL clignotant à la fréquence indiquée ;
x = état de la LED non pertinent

Signalisations d'erreurs et particularités, toutes les CPU

Les trois DEL INTF, EXTf et FRCE situées en façade d'une CPU vous informent sur les erreurs et particularités durant l'exécution du programme utilisateur.

LED			Signification
INTF	EXTf	FRCE	
H	x	x	Une erreur interne a été détectée (erreur de programmation ou de paramétrage) ou la CPU réalise une procédure CiR.
x	H	x	Une erreur externe a été détectée (donc une erreur dont la cause ne se situe pas sur le module CPU).
x	x	H	Une commande de forçage est active.

H = DEL allumée ; x = état de la LED non pertinent

Les DEL BUSF1, BUSF2 signalent une erreur liée à l'interface MPI/DP et Profibus-DP.

LED		Signification
BUS1F	BUS2F	
H	x	Une erreur a été décelée sur l'interface MPI/DP.
x	H	Une erreur a été décelée sur l'interface Profibus-DP.
B	x	Maître DP : un ou plusieurs esclaves de l'interface Profibus-DP 1 ne répondent pas. Esclave DP : non joint par le maître DP.
x	B	Maître DP : un ou plusieurs esclaves de l'interface Profibus-DP 2 ne répondent pas. Esclave DP : non joint par le maître DP.

H = DEL allumée ; B = LED clignote ; x = état de la LED non pertinent

Signalisations d'erreurs et particularités, CPU 41x-3 et 41x-4

Les CPU 41x-3 et 41x-4 possèdent toujours les DEL IFM1F ou IFM1F et IFM2F. Ces DEL indiquent les erreurs liées à la première et à la deuxième interface de module.

LED		Signification
IFM1F	IFM2F	
H	x	Une erreur a été décelée sur l'interface de module 1.
x	H	Une erreur a été décelée sur l'interface de module 2.
B	x	Maître DP : Un ou plusieurs esclaves du module d'interface Profibus DP enfiché dans le logement 1 ne répondent pas Esclave DP : non joint par le maître DP.
x	B	Maître DP : Un ou plusieurs esclaves du module d'interface Profibus DP enfiché dans le logement 2 ne répondent pas Esclave DP : non joint par le maître DP.

H = DEL allumée ; B = LED clignote ; x = état de la LED non pertinent

Tampon de diagnostic

Pour éliminer l'erreur, vous pouvez lire la cause exacte de l'erreur dans le tampon de diagnostic au moyen de STEP 7 (Système cible -> Etat module).

1.4 Sélecteur de modes

Fonction du sélecteur de modes

Le sélecteur de modes vous permet de faire passer la CPU dans les états RUN/ RUN-P, STOP, ou de faire un effacement général sur la CPU. STEP 7 vous offre d'autres possibilités de modifier le mode de fonctionnement.

Positions

Le sélecteur de modes est un commutateur à clé. La figure 1-5 montre les positions possibles du sélecteur de modes.




Figure 1-5 Positions du sélecteur de modes

Le tableau 1-2 explique les positions du sélecteur de modes. En cas d'erreur ou lorsque des obstacles au démarrage existent, la CPU passe ou reste sur STOP, quelle que soit la position du sélecteur de modes.

Tableau 1-2 Positions du sélecteur de modes

Position	Significations
RUN-P	En l'absence d'événement empêchant le démarrage ou en l'absence d'erreur et lorsque la CPU est en mesure de passer en RUN, la CPU traite le programme utilisateur ou fonctionne à vide. Des accès à la périphérie sont possibles. Dans cette position, il n'est pas possible de retirer la clé. Les programmes peuvent • être lus dans la CPU au moyen de la PG (CPU → PG), • transférés dans la CPU (PG → CPU).
RUN	En l'absence d'événement empêchant le démarrage ou en l'absence d'erreur et lorsque la CPU est en mesure de passer en RUN, la CPU traite le programme utilisateur ou fonctionne à vide. Des accès à la périphérie sont possibles. Dans cette position, il est possible de retirer la clé de façon que personne ne puisse modifier le mode sans autorisation. Les programmes dans la CPU peuvent être lus depuis la PG (CPU → PG). Le programme dans la CPU ne peut pas être modifié lorsque le commutateur est en position RUN (voir STEP 7) ! Il est possible de passer outre ce niveau de protection grâce à un mot de passe défini dans STEP 7/Configuration du matériel (à partir de STEP 7 V4.02), c'est-à-dire que la connaissance de ce mot de passe permet de modifier le programme même lorsque la commutateur est positionné sur RUN.
STOP	La CPU n'exécute pas le programme utilisateur. Les modules TOR de signaux sont bloqués. Dans cette position, il est possible de retirer la clé de façon que personne ne puisse modifier le mode sans autorisation. Les programmes peuvent • être lus dans la CPU au moyen de la PG (CPU → PG), • transférés dans la CPU (PG → CPU).
MRES (effacement général ; Master Reset)	Position du commutateur à clé pour l'effacement général de la CPU et pour le démarrage à froid (voir pages suivantes).

Niveaux de protection

Avec les CPU du S7-400, il est possible de convenir d'un niveau de protection grâce auquel les programmes de la CPU pourront être protégés contre tout accès non autorisé. Le niveau de protection permet de définir quelles fonctions PG un utilisateur peut exécuter sans autorisation particulière (mot de passe) sur les CPU concernées. Avec un mot de passe, toutes les fonctions PG sont autorisées.

Paramétrage des niveaux de protection

Les niveaux de protection (1 - 3) d'une CPU sont paramétrables dans STEP 7/Configuration matérielle.

Le niveau de protection sélectionné dans STEP 7/Configuration matérielle peut être éliminé par effacement général manuel au moyen du sélecteur de modes.

Le sélecteur de modes vous permet aussi de sélectionner les niveaux de protection 1 et 2. Le tableau 1-3 présente les niveaux de protection d'une CPU du S7-400.

Tableau 1-3 Niveaux de protection d'une CPU du S7-400

Niveau de protection	Fonction	Position
1	Toutes les fonctions de la PG sont autorisées (paramétrage par défaut).	RUN-P / STOP
2	- Le chargement d'objets de la CPU dans la PG est autorisé, ce qui veut dire que seules les fonctions de lecture de la PG sont autorisées. - Les fonctions de conduite, d'observation et de communication de process sont autorisées. - Toutes les fonctions de renseignement sont autorisées.	RUN
3	- Les fonctions de conduite, d'observation et de communication de process sont autorisées. - Toutes les fonctions de renseignement sont autorisées.	—

Si le niveau de protection choisi avec le sélecteur de mode n'est pas le même que celui sélectionné dans STEP 7, c'est le niveau le plus élevé qui s'applique (donc 3 au lieu de 2, 2 au lieu de 1).

Séquence de commande lors de l'effacement général

Cas A : vous voulez transférer dans la CPU un programme utilisateur complet nouveau.

1. Tournez la clé en position STOP.

Résultat : la DEL STOP s'allume.

2. Tournez la clé en position MRES et maintenez-la dans cette position.

Résultat : la DEL STOP est éteinte pendant une seconde, allumée pendant une seconde, éteinte pendant une seconde, puis reste allumée en permanence.

3. Remettez le sélecteur en position STOP, puis, dans les 3 secondes qui suivent, de nouveau en position MRES, puis de nouveau sur STOP.

Résultat : la DEL STOP clignote pendant au moins 3 secondes à 2 Hz (effacement général en cours) puis passe en allumage continu.

Cas B : Par clignotement lent de la DEL STOP à 0,5 Hz, la CPU demande l'effacement général (demande d'effacement général par le système, par exemple après débrogage ou embrogage d'une carte mémoire).

Mettez le sélecteur en position MRES, puis ramenez-le en position STOP.

Résultat : La DEL STOP clignote pendant au moins 3 secondes à une fréquence de 2 Hz (effacement général en cours), puis reste allumée en feu fixe.

Vous trouverez dans le manuel d'installation la description complète des processus lors de l'effacement général : Systèmes d'automatisation S7-400, M7-400, chapitre 6.

Démarrage à froid

Dans le cas d'un démarrage à froid, le programme utilisateur est redémarré. Toutes les données, y compris les rémanentes, sont effacées.

Redémarrage

Lors d'un redémarrage, le programme utilisateur reprend là où il a été arrêté.

Pour la fonction redémarrage après mise sous tension (redémarrage automatique), il faut que le S7-400 soit tamponné par pile.

Démarrage (démarrage à chaud)

Dans le cas d'un démarrage, le programme utilisateur est redémarré. Les données rémanentes et les contenus des blocs de données sont conservés.

Séquence de commande pour démarrage à chaud, à froid et redémarrage

1. Tournez la clé en position STOP.

Résultat : la DEL STOP s'allume.

2. Mettez le commutateur en position RUN/RUN-P.

Suivant son paramétrage, la CPU effectuera un démarrage à chaud ou à froid, ou bien un redémarrage.

Séquence de commande au démarrage à froid

1. Tournez la clé en position STOP.

Résultat : la DEL STOP s'allume.

2. Tournez la clé en position MRES et maintenez-la dans cette position.

Résultat : la DEL STOP est éteinte pendant une seconde, allumée pendant une seconde, éteinte pendant une seconde, puis reste allumée en permanence.

3. Mettez le commutateur en position RUN/RUNP.

1.5 Constitution et fonction des cartes mémoire

Numéros de référence

La liste des numéros de référence des cartes mémoire est donnée dans les caractéristiques techniques au chapitre 4.

Constitution

Une carte mémoire est un peu plus grande qu'une carte de crédit et est protégée par un boîtier métallique robuste. Elle s'enfiche dans un logement en face avant de la CPU. L'orientation pour l'enfichage est fixée de par la construction.




Figure 1-6 Structure de la carte mémoire

Fonction

En liaison avec une zone mémoire interne de la CPU, la carte mémoire constitue la mémoire de chargement de la CPU. Durant le fonctionnement, la mémoire de chargement contient le programme utilisateur complet, y compris les commentaires, les mnémoniques et les informations supplémentaires spécifiques permettant de décompiler le programme utilisateur, tels que tous les paramètres des modules (voir paragraphe 2.1).

Contenu de la carte mémoire

La carte mémoire peut contenir les données suivantes :

- Programme utilisateur, c'est-à-dire blocs (OB, FB, FC, DB) et données système
- Paramètres qui déterminent le comportement de la CPU
- Paramètres qui déterminent le comportement des modules de périphérie
- A partir de STEP 7 V5.1, fichiers complets de projets dans des cartes mémoire appropriées.

Types de cartes mémoire pour S7-400

Pour le S7-400, il existe deux types de cartes mémoire :

- Carte RAM
- Carte FLASH (carte FEPRM)

Nota

Le S7-400 n'accepte pas de cartes mémoire étrangères au système.

Quel type de carte mémoire utiliser ?

Vous choisirez l'une ou l'autre selon l'utilisation envisagée.

Tableau 1-4 Types de cartes mémoire

Si ...	alors ...
vous souhaitez enregistrer les données dans la RAM et également pouvoir modifier votre programme en mode de fonctionnement RUN ou RUN-P,	utilisez une carte RAM .
vous voulez conserver votre programme utilisateur sur la carte mémoire, même après une coupure de tension (en l'absence d'une sauvegarde ou en dehors de la CPU),	utilisez une carte FLASH .

Carte RAM

Si vous utilisez une carte RAM, celle-ci doit être enfichée dans la CPU afin que vous puissiez charger le programme utilisateur. Le chargement du programme utilisateur s'effectue au moyen de la console de programmation (PG).

Vous pouvez charger le programme utilisateur complet ou certaines de ses parties, telles que p. ex. des FB, FC, OB, DB ou SDB à l'état STOP ou à l'état RUN-P dans la mémoire de chargement.

Une carte RAM perd son contenu lorsque vous l'extrayez de la CPU. La carte RAM ne comporte pas de pile de sauvegarde incorporée.

Lorsque le module d'alimentation renferme une pile de sauvegarde en bon état ou lorsqu'une tension externe est appliquée à la prise EXT.- BATT. de la CPU, la carte RAM conserve son contenu après la coupure de la tension d'alimentation, tant qu'elle reste enfichée dans la CPU et que la CPU reste enfichée dans le châssis de base.

Carte FLASH

La carte FLASH offre deux possibilités de transfert du programme utilisateur dans la mémoire de chargement :

- Vous mettez la CPU à l'état STOP au moyen du commutateur de mode de fonctionnement, enfichez la carte FLASH dans la CPU, puis chargez le programme utilisateur au moyen de la commande STEP 7 "Système cible > Charger le programme utilisateur dans la carte mémoire".
- Vous chargez le programme utilisateur en mode hors ligne depuis la console de programmation/l'adaptateur de programmation dans la carte FLASH, puis enfichez la carte FLASH dans la CPU.

Vous ne pouvez charger dans la carte FLASH que le programme utilisateur complet. Vous pouvez charger ultérieurement de petites sections de programme dans la mémoire de chargement intégrée sur la CPU. En cas de modifications importantes du programme, il faut recharger le programme utilisateur complet sur la carte FLASH.

La carte FLASH ne nécessite pas de tension pour la sauvegarde de ses données, c'est-à-dire que les informations qu'elle contient sont conservées lorsque vous retirez la carte FLASH de la CPU ou lorsque vous utilisez votre système S7-400 sans sauvegarde (sans pile de sauvegarde dans le module d'alimentation ou sans tension de sauvegarde externe au niveau de la prise "EXT. BATT. de la CPU).

Quelle capacité choisir pour la carte mémoire ?

La carte mémoire doit avoir une capacité adaptée à la longueur du programme utilisateur ainsi qu'à la place supplémentaire nécessaire en cas d'utilisation de modules de fonction et de communication. L'espace occupé en mémoire par ces modules est donnée dans les manuels correspondants.

Pour utiliser de manière optimale la mémoire de travail (code et données) de votre CPU, il est recommandé d'étendre la taille de la mémoire de chargement de la CPU au moins à celle de la mémoire de travail en utilisant une carte mémoire.

Remplacement de la carte mémoire

Procédez de la manière suivante pour remplacer la carte mémoire :

1. Mettez la CPU en STOP.
2. Extrayez la carte mémoire de la CPU.

Nota

Lorsque vous retirez la carte mémoire, la CPU exige un effacement général en faisant clignoter la DEL STOP à intervalles de 3 secondes ! Ceci ne peut pas être influencé par des OB d'erreur.

3. Enfichez une "nouvelle" carte mémoire.
4. Effectuez un effacement général de la CPU.

1.6 Interface compatible multipoint (MPI)

Appareils connectables

Vous pouvez raccorder à l'interface MPI par exemple les appareils suivants :

- consoles de programmation (PG/PC)
- stations de contrôle-commande (OP et TD)
- autres automates SIMATIC S7

Quelques appareils connectables sont alimentés en 24V par l'interface. Cette tension y est fournie liée au potentiel.

Communication PG/OP-CPU

En communiquant avec des PG/OP, une CPU peut occuper plusieurs lignes en même temps. Toutefois, par préréglage, une de ces liaisons est toujours réservée pour une PG et une pour une station OP/BuB.

Les informations spécifiques à la CPU quant au nombre de ressources de liaison ou au nombre d'OP pouvant être connectés sont données au chapitre 4 Caractéristiques techniques.

Communication et temps de réaction des alarmes

Attention

Les temps de réponse à une alarme peuvent être augmentés par des tâches de lecture et écriture du volume de données maximal (env. 460 octets).

Communication CPU-CPU

Pour la communication de CPU à CPU, il existe deux procédés :

- échange de données par communication de base S7
- échange de données par communication S7

Vous trouverez d'autres informations à ce sujet dans le manuel "Programmation avec STEP 7".

Connecteur

Utilisez exclusivement un connecteur de bus à sortie oblique pour PROFIBUS DP ou un câble PG pour le raccordement d'appareils à MPI (voir *Manuel d'installation*, chapitre 7).

Interface MPI utilisée comme interface DP

Vous pouvez paramétrer l'interface MPI comme interface DP. A cet effet, vous pouvez reparamétrer l'interface MPI sous STEP 7, dans le gestionnaire SIMATIC. Vous pouvez ainsi réaliser une ligne DP comportant jusqu'à 32 esclaves.

1.7 Interface Profibus-DP

Appareils connectables

L'interface Profibus-DP permet de connecter tous les esclaves DP conformes à la norme.

La CPU est dans ce cas soit un maître DP, soit un esclave DP, relié aux stations esclaves passives par le bus de terrain PROFIBUS-DP.

Quelques appareils connectables sont alimentés en 24V par l'interface. Cette tension y est fournie liée au potentiel.

Connecteur

Utilisez exclusivement un connecteur de bus pour PROFIBUS DP ou un câble PROFIBUS pour le raccordement d'appareils à l'interface Profibus-DP (voir *Manuel d'installation*, chapitre 7).

1.8 Aperçu sur les paramètres des CPU S7-400

Valeurs par défaut

A la livraison, tous les paramètres sont réglés à des valeurs par défaut. Avec ces valeurs par défaut, qui conviennent pour toute une série d'applications standard, le S7-400 peut être utilisé directement et sans autres paramétrages.

Vous pouvez consulter les valeurs par défaut spécifiques à la CPU au moyen de STEP 7 "Configuration matérielle".

Blocs de paramètres

Le comportement et les propriétés de la CPU sont déterminés par des paramètres (qui sont enregistrés dans des blocs de données système). Les CPU sont dotées de valeurs par défaut définies. Vous pouvez modifier ces valeurs par défaut en modifiant les paramètres correspondants dans la configuration matérielle.

La liste suivante donne un aperçu des propriétés paramétrables du système, dont vous disposez dans les CPU.

- Propriétés générales (p. ex. nom de la CPU)
- Démarrage (p. ex. activation du redémarrage)
- Alarme de synchronisme d'horloge
- Cycle/mémento de cadence (p. ex. temps de surveillance du cycle)
- Rémanence (nombre de mémentos, temporisations et compteurs à conserver)
- Mémoire (p. ex. données locales)

Nota : Si pour la mémoire image, pour le nombre d'entrées dans la mémoire tampon de diagnostic et pour le nombre maximum d'alarmes - 8 blocs (SFB 34 et SFB 35) **et** pour les blocs destinés à la communication S7, vous paramétrez des valeurs supérieures ou inférieures aux valeurs par défaut, la mémoire de travail disponible pour le code du programme et pour les blocs de données sera d'autant supérieure ou inférieure.

- Affectation des alarmes (alarmes de process, alarmes de temporisation, alarmes d'erreurs asynchrones) aux classes de priorité
- Alarmes horaires (p. ex. démarrage, durée d'intervalle, priorité)
- Alarmes cycliques (p. ex. priorité, durée d'intervalle)
- Diagnostic/horloge (p. ex. synchronisation d'horloge)
- Niveaux de protection

Nota

Dans le paramétrage par défaut, 16 octets de mémentos et 8 compteurs sont définis comme étant rémanents, c'est-à-dire ne sont pas effacés même en cas de redémarrage de la CPU.

Outil de paramétrage

Vous pouvez sélectionner les paramètres de la CPU au moyen de STEP 7 "Configuration matérielle".

Nota

Si vous modifiez les paramètres suivants par rapport au réglage précédent, le système d'exploitation procède à des initialisations comme lors d'un démarrage à froid.

- Taille de la mémoire image des entrées
- Taille de la mémoire image des sorties
- Taille des données locales
- Nombre d'entrées dans le tampon de diagnostic
- Ressources de communication

Ces initialisations sont :

- Les blocs de données s'initialisent avec les valeurs de chargement
- Les mémentos, temporisations, compteurs, entrées et sorties sont effacés quel que soit

le paramétrage de rémanence (0)

- Les DB générés via des SFC sont effacés
 - Les liaisons de communication de base configurées sont supprimées
 - Tous les niveaux d'exécution commencent à partir du début
-

1.9 Multicomputing

Contenu

Paragraphe	Thème	Page
1.9.1	Particularités	1-28
1.9.2	Alarme de multicomputing	1-29
1.9.3	Configuration et programmation du mode multicomputing	1-29

Qu'est-ce que le mode multicomputing ?

Le mode multicomputing est le fonctionnement simultané de plusieurs modules centraux (4 maximum) compatibles avec le multicomputing, dans une unité centrale du S7-400.

Les CPU concernées changent automatiquement et de manière synchrone leurs états de fonctionnement, c'est-à-dire que les CPU démarrent ensemble et passent ensemble en mode STOP. Sur chaque CPU, le programme utilisateur tourne indépendamment des programmes utilisateur des autres CPU. Ceci permet une mise en parallèle de tâches de commande.

Quand utiliser le multicomputing?

Dans les cas suivants, il est avantageux d'utiliser le multicomputing :

- Si votre programme utilisateur est trop volumineux pour une CPU et si la mémoire se réduit trop fortement, répartissez le programme sur plusieurs CPU.
- Si une partie déterminée de votre installation doit être commandée rapidement, séparez la partie concernée du programme et faites exécuter cette dernière par une CPU "rapide" spécifique.
- Si votre installation est composée de plusieurs parties faciles à délimiter et donc relativement aisées à piloter et contrôler séparément, faites traiter la partie 1 par la CPU1, la partie 2 par la CPU2, etc.

Exemple

La figure suivante représente un automate programmable fonctionnant en mode multicomputing. Chaque CPU peut accéder aux modules qui lui sont affectés (FM, CP, SM).




Figure 1-7 Exemple de multicomputing

Différence entre le mode multicomputing et le fonctionnement dans l'unité segmentée

Dans l'unité segmentée CR2 (segmentation physique, non modifiable par paramétrage), une seule CPU est autorisée par segment. Toutefois, il ne s'agit pas de multicomputing. Les CPU de l'unité segmentée forment chacun un sous-système indépendant et se comportent comme des processeurs individuels. Il n'y a pas de zones d'adresses logiques communes.

Le mode multicomputing n'est pas possible dans l'unité segmentée (voir le manuel d'installation).

1.9.1 Particularités

Règles concernant les emplacements

En mode multicomputing, il est possible de connecter jusqu'à quatre CPU en même temps dans un équipement central (ZG), dans un ordre quelconque.

Lorsque vous utilisez des CPU pouvant uniquement gérer des adresses de début de modules divisibles par 4 (généralement les CPU antérieures à 10/98), vous devez tenir compte de cette règle pour **toutes** les CPU configurées, lorsque vous affectez les adresses ! La règle s'applique même si vous utilisez des CPU autorisant l'affectation octet par octet d'adresses initiales de modules, en mode single computing.

Liaison par bus

Les CPU sont reliées entre-elles via le bus de communication (bus K), c'est-à-dire que toutes les CPU sont accessibles depuis une PG via une interface MPI, dans le cas d'une configuration adéquate.

Comportement au démarrage et en service

Au démarrage, les CPU participant au multicomputing vérifient automatiquement si elles peuvent se synchroniser. Une synchronisation n'est possible que

- si toutes les CPU configurées (et seulement elles) sont enfichées et ne sont pas défectueuses,
- si des données de configuration correctes (SDB) ont été créées et chargées pour toutes les CPU enfichées.

Si l'une de ces conditions n'est pas remplie, l'événement s'inscrit dans le tampon de diagnostic sous l'ID 0x49A4. Des explications sur les ID d'événement sont données dans l'aide de référence des fonctions standard et fonctions système.

Lorsque l'état de fonctionnement STOP est quitté, une comparaison est réalisée entre les modes de démarrage DEMARRAGE A FROID / DEMARRAGE (DEMARRAGE A CHAUD / REDEMARRAGE). Si le type de démarrage est différent, les CPU **ne passent pas** à l'état RUN.

Affectation des adresses et alarmes

En mode multicomputing, chaque CPU peut accéder aux modules qui lui est attribué lors de la configuration avec STEP 7. La zone d'adresses d'un module est toujours attribuée en "exclusivité" à une CPU.

A chaque CPU correspond une entrée d'alarme. Les alarmes atteignant cette entrée ne peuvent pas être reçues par les autres CPU.

Traitement des alarmes

Pour le traitement des alarmes, les règles suivantes s'appliquent :

- Les alarmes de process et de diagnostic ne sont envoyées qu'à une CPU,
- En cas de défaillance, ou de débrogage puis enfichage d'un module, l'alarme est traitée par la CPU affectée au module lors du paramétrage avec STEP 7.
Exception : une alarme de débrogage/enfichage provenant d'un CP atteint toutes les CPU, même si le CP a été affecté à une CPU lors de la configuration avec STEP 7.
- En cas de défaillance d'un châssis, l'OB 86 est appelé sur toutes les CPU, y compris sur celles auxquelles aucun des modules du châssis défaillant n'était affecté.

Vous trouverez des informations plus précises sur l'OB 86 dans l'aide de référence concernant les blocs d'organisation.

Données quantitatives des E/S

En mode multicomputing, les données quantitatives d'E/S d'un système d'automatisation correspondent à celles de la CPU ayant le plus de ressources. Dans les CPU individuelles, les données quantitatives respectives spécifiques à la CPU ou au maître ne doivent pas être dépassées.

1.9.2 Alarme de multicomputing

A l'aide de l'alarme de multicomputing (OB 60), vous pouvez réagir à un événement de manière synchrone en cas de multicomputing sur les CPU correspondantes. Contrairement aux alarmes de process, déclenchées par les modules de signaux, l'alarme de multicomputing ne peut être sortie que par des CPU. L'alarme de multicomputing est déclenchée par appel de la SFC 35 "MP_ALM".

Vous trouverez des précisions dans le manuel *Logiciel système pour S7-300/400, fonctions système et standard*.

1.9.3 Configuration et programmation du mode multicomputing

La procédure de configuration et de programmation des CPU et des modules est décrite dans le manuel *Configuration du matériel et des liaisons avec STEP 7 V5.2*.

1.10 Modifications d'installations durant le fonctionnement

La modifications d'installations durant le fonctionnement au moyen de CiR (configuration en RUN) permet de réaliser certaines modifications de configuration en RUN. Le traitement du processus est alors interrompu durant un court intervalle de temps. La limite supérieure de cet intervalle de temps est par défaut de 1 s, vous avez cependant la possibilité de la modifier. Durant cet intervalle de temps, les entrées du processus conservent leur dernière valeur. Voir aussi le manuel *"Modifications d'installations durant le fonctionnement au moyen de CiR"*

Ce manuel peut être téléchargé gratuitement sur Internet à l'adresse :
<http://www.siemens.com/automation/service&support>

Vous avez la possibilité d'effectuer des modifications d'installations durant le fonctionnement au moyen de CiR dans des parties d'installation contenant une périphérie décentralisée. La figure suivante illustre la configuration supposée. Pour des raisons de clarté, nous allons considérer un seul réseau maître DP et un seul réseau maître PA. Cette restriction n'existe pas en pratique.




Figure 1-8 Présentation : structure du système pour des modifications d'installation durant le fonctionnement

Conditions matérielles pour des modifications d'installation durant le fonctionnement

Pour pouvoir réaliser une modification d'installation durant le fonctionnement, les conditions matérielles suivantes doivent être remplies dès la mise en service :

- Mise en oeuvre d'une CPU S7-400 standard (CPU 412, CPU 414, CPU 416 ou CPU 417) à partir de la version de Firmware V3.1 ou d'une CPU S7-400-H (CPU 414-4H ou CPU 417-4H) en mode autonome à partir de la version de Firmware V3.1
- Si vous souhaitez réaliser des modifications d'installation durant le fonctionnement dans un réseau maître DP possédant un maître DP externe (CP 443-5 extended), ce dernier doit avoir au moins la version de Firmware V5.0.
- Si vous souhaitez ajouter des modules dans une station ET 200M, vous devez mettre en oeuvre l'IM 153-2 à partir du numéro de référence MLFB 6ES7153-2BA00-0XB0 ou l'IM 153-2FO à partir du numéro de référence MLFB 6ES7 153-2BB00-0XB0. Vous devez en outre configurer la station ET 200M avec un élément de bus actif et prévoir un espace libre suffisant pour l'extension prévue. La station ET 200M ne doit pas être intégrée en tant qu'esclave DPV0 (via fichier GSD).
- Si vous souhaitez ajouter des stations complètes, prévoyez les connecteurs de bus, répéteurs, etc. correspondants.
- Si vous souhaitez ajouter des esclaves PA (appareils de terrain), vous devez mettre en oeuvre l'IM 157 à partir du numéro de référence MLFB 6ES7157-0AA82-0XA00 dans le DP/PA-Link correspondant.
- La mise en oeuvre du châssis CR2 n'est pas autorisée.
- La mise en oeuvre de l'un ou de plusieurs des modules suivants dans une station dans laquelle vous souhaitez effectuer des modifications d'installation durant le fonctionnement au moyen de CiR n'est pas autorisée : CP 441-1, CP 441-2, CP 444.
- Pas de multicomputing
- Pas de configuration multi-maîtres
- Pas de mise en oeuvre d'esclaves I dans des réseaux maître DP dans lesquels vous souhaitez réaliser des modifications d'installation durant le fonctionnement au moyen de CiR.

Si vous avez configuré une CPU 41x en tant qu'esclave I à l'une de vos interfaces (MPI/DP, DP ou module d'interface IF 964-DP) et qu'un ou plusieurs autres réseaux maître DP partent de cette CPU (via les autres interfaces ou via un module de couplage DP externe CP 443-5), on a : des modifications d'installation durant le fonctionnement au moyen de CiR sont par principe possibles dans ces autres réseaux maître DP (toutefois pas la reconfiguration de l'interface de l'esclave I).

Nota

Vous pouvez combiner des composants permettant des modifications d'installation durant le fonctionnement et d'autres ne le permettant pas (à l'exclusion des modules non autorisés précités). Vous pouvez cependant uniquement réaliser des modifications d'installation dans les composants possédant la fonctionnalité CiR.

Conditions logicielles pour des modifications d'installation durant le fonctionnement

Afin que vous puissiez réaliser une modification de configuration en RUN, le programme utilisateur doit remplir les conditions suivantes : il doit être écrit de manière à ce que p. ex. les défaillances de station, défaillances de modules ou dépassements du temps de cycle n'entraînent pas le passage en STOP de la CPU.

Les OB suivants doivent se trouver sur votre CPU :

- OB d'alarme du processus (OB 40 à OB 47)
- OB d'erreur d'horloge (OB 80)
- OB d'alarme de diagnostic (OB 82)
- OB de débrogage/enfichage (OB 83)
- OB d'erreur d'exécution de programme (OB 85)
- OB de défaillance du châssis (OB 86)
- OB d'erreur d'accès à la périphérie (OB 122)

Modifications d'installation autorisées durant le fonctionnement : présentation

Durant le fonctionnement, vous pouvez effectuer les modifications d'installation suivantes :

- Ajout de modules dans un esclave DP ET 200M modulaire, à condition que celui-ci n'a pas été intégré en tant qu'esclave DPV0 (via fichier GSD).
- Reparamétrage de modules ET 200M, p. ex. choix d'autres limites d'alarmes ou utilisation de voies jusqu'à présent inutilisées.
- Utilisation de voies jusqu'à présent inutilisées dans un module des esclaves modulaires ET 200M, ET 200S, ET 200iS.
- Ajout d'esclaves DP dans un réseau maître DP existant, cependant pas d'esclaves I.
- Ajout d'esclaves PA (appareils de terrain) dans un réseau maître PA existant.
- Ajout de coupleurs DP/PA après un IM157.
- Ajout de PA-Link (y compris de réseaux maître PA) dans un réseau DP existant.
- Affectation des modules ajoutés à une mémoire image partielle.
- Reparamétrage de modules existants dans des stations ET 200M (modules standards et modules de signaux de sécurité en mode standard).
- Annulation de modifications : suppression de modules, esclaves DP et esclaves PA (appareils de terrain) ayant été ajoutés.

Nota

Lorsque vous souhaitez ajouter ou supprimer des esclaves ou modules ou encore effectuer une modification dans l'affectation existante de la mémoire image partielle, vous pouvez le réaliser dans quatre réseaux maître DP au maximum.

Toute modification n'ayant pas explicitement été autorisée ci-avant n'est pas possible dans le cadre de la modification d'installation durant le fonctionnement et ne sera pas traitée plus avant ici.

1.11 CPU 41x utilisée comme maître DP/esclave DP

Introduction

Le présent paragraphe indique les propriétés et caractéristiques techniques des CPU 412-1, 412-2, 414-2, 414-3, 416-2, 416-3 et 417-4, dont vous avez besoin lorsque vous mettez en oeuvre la CPU en tant que maître DP ou esclave DP et lorsque vous la configurez pour l'échange direct de données.

Convention : étant donné que le comportement des maîtres DP/esclaves DP est identique pour toutes les CPU, ces dernières sont toujours désignées CPU 41x dans la suite du texte.

Nota

Cette description s'applique aux CPU à partir de la version V 3.1.

Informations complémentaires

Des explications et instructions sur la configuration et le paramétrage d'un sous-réseau PROFIBUS et sur le diagnostic dans le sous-réseau PROFIBUS se trouvent dans l'aide en ligne *STEP 7*.

1.11.1 Zones d'adresses DP des CPU 41x

Zones d'adresses des CPU 41x

Tableau 1-5 CPU 41x (interface MPI/DP utilisée comme Profibus-DP)

Zone d'adresses	412-1	412-2	414-2	416-2
Interface MPI utilisée comme PROFIBUS DP, entrées et sorties (octets)	2048	2048	2048	2048
Interface DP utilisée comme PROFIBUS DP, entrées et sorties (octets)	–	4096	6144	8192
dont dans la mémoire image, entrées et sorties paramétrable jusqu'à x octets	4096	4096	8192	16384

Tableau 1-6 CPU 41x (Interface MPI/DP et module DP utilisés comme PROFIBUS-DP)

Zone d'adresses	414-3	416-3	417-4
Interface MPI utilisée comme PROFIBUS DP, entrées et sorties (octets)	2048	2048	2048
Interface DP utilisée comme PROFIBUS DP, entrées et sorties (octets)	6144	8192	8192
Module DP utilisé comme PROFIBUS-DP entrées et sorties (octets)	6144	8192	8192
dont dans la mémoire image, entrées et sorties paramétrable jusqu'à x octets	8192	16384	16384

Les **adresses de diagnostic DP** occupent respectivement au moins 1 octet pour le maître DP et chaque esclave DP dans la plage d'adresses des entrées. Ces adresses permettent d'appeler par exemple le diagnostic normalisé DP des stations concernées (paramètres LADDR du SFC 13). Lors de la configuration, vous définissez les adresses de diagnostic DP. Si vous ne définissez pas d'adresses de diagnostic DP, *STEP 7* octroie ces adresses à partir de l'adresse la plus élevée en octets, et en ordre décroissant.

Dans le mode DPV1 du maître, les esclaves obtiennent en général deux adresses de diagnostic.

1.11.2 CPU 41x utilisée comme maître DP

Introduction

Ce chapitre présente les propriétés et caractéristiques techniques des CPU lorsque vous les utilisez comme maître DP.

Vous trouverez les propriétés et caractéristiques techniques des CPU 41x à partir du chapitre 4.1.

Condition

Avant la mise en service, vous devez configurer la CPU comme maître DP. Autrement dit, vous devez, dans *STEP 7*

- configurer la CPU comme maître DP,
- affecter une adresse PROFIBUS,
- choisir un mode de fonctionnement (compatible S7 ou DPV1)
- affecter une adresse de diagnostic,
- intégrer les esclaves DP au système maître DP.

Nota

L'un des esclaves PROFIBUS-DP est-il une CPU 31x ou une CPU 41x ?

Dans ce cas, vous trouverez cet esclave DP dans le catalogue PROFIBUS-DP comme "Station déjà configurée". Attribuez une adresse de diagnostic esclave dans le maître DP à cette CPU esclave DP. Vous devez coupler le maître DP à la CPU esclave DP et définir les plages d'adresses pour l'échange de données avec la CPU esclave DP.

Passage de la norme EN 50170 à DPV1

Une extension a été apportée à la norme EN 50170 concernant la périphérie décentralisée. Les résultats de cette extension sont intégrés à la norme CEI 61158 / CEI 61784-1 : 2002 Ed1 CP 3/1. Dans la documentation SIMATIC, nous utiliserons la désignation DPV1. Cette nouvelle version présente certaines extensions et simplifications.

Certains composants d'automatisation de la société SIEMENS possèdent déjà la fonctionnalité DPV1. Afin de pouvoir utiliser ces nouvelles fonctionnalités, vous devez procéder à quelques petites modifications dans votre système. La description complète du passage de la norme EN 50170 à DPV1 figure dans la FAQ sous "Passage à DPV1", avec l'ID 7027576 dans le site Internet du service d'assistance client.

Composants prenant en charge la fonctionnalité Profibus DPV1

Maîtres DPV1

- CPU S7-400 avec interface DP intégrée, à partir de la version de Firmware 3.0.
- CP 443-5 avec numéro de référence 6GK7 443-5DX03-0XE0, lorsqu'il est mis en oeuvre avec l'une de ces CPU S7-400.

Esclaves DPV1

- Les esclaves DP qui figurent sous leur nom de famille dans le catalogue du matériel de STEP 7 sont signalés comme esclaves DPV1 dans l'info bulle.
- Les esclaves DP intégrés à STEP 7 via des fichiers GSD, à partir de la révision 3 du fichier GSD.

STEP 7

A partir de STEP 7 V5.1, Servicepack 2.

Quels modes de fonctionnement existe-t-il pour les composants DPV1 ?

- Mode compatible S7

Dans ce mode, le composant est compatible à EN 50170. Vous ne pouvez cependant pas utiliser la fonctionnalité DPV1 complète.

- Mode DPV1

Dans ce mode, vous pouvez utiliser la fonctionnalité DPV1 complète. Dans la station, vous pouvez continuer à utiliser comme à l'accoutumée, les composants d'automatisation qui ne prennent pas en charge la fonctionnalité DPV1.

Compatibilité entre DPV1 et EN 50170 ?

Après le passage à DPV1, vous pouvez continuer à utiliser tous les esclaves présents. Cependant, ces derniers ne prennent pas en charge les fonctions étendues de DPV1.

Vous pouvez également utiliser les esclaves DPV1 sans effectuer le passage à DPV1. Dans ce cas, ils se comportent comme des esclaves communs. Les esclaves DPV1 de la société SIEMENS peuvent alors être utilisés en mode compatible S7. Pour les esclaves DPV1 d'autres fabricants, vous devez utiliser un fichier GSD conforme à EN 50170, inférieur à la révision 3.

Passage à DPV1

Lorsque vous effectuez le passage à DPV1, vous devez faire passer la station complète à DPV1. Ceci peut être paramétré dans la configuration matérielle (mode DP) de STEP 7.

Informations complémentaires

Des explications et instructions à propos du passage de PROFIBUS DP à PROFIBUS DPV1 sur Internet à l'adresse :

<http://www.siemens.com/automation/service&support>

Numéro de rubrique 7027576

Etat/forcer, programmer via PROFIBUS

A la place de l'interface MPI, vous pouvez programmer la CPU via l'interface PROFIBUS-DP ou exécuter les fonctions PG "Etat et forcer".

Nota

Les applications Programmer ou Etat et forçage via l'interface PROFIBUS-DP prolongent le cycle DP.

Equidistance

L'équidistance est la propriété de PROFIBUS-DP qui garantit des cycles de bus de longueur parfaitement égale. Des "cycles de bus de longueur égale" signifient que le maître DP démarre toujours le cycle de bus DP après le même intervalle de temps. Du point de vue des esclaves connectés, ceci signifie que ces derniers obtiennent également les données du maître à des intervalles de temps toujours identiques.

A partir de STEP 7 V 5.2, vous pouvez paramétrer des cycles de bus de longueur identique (équidistants) pour les réseaux PROFIBUS.

Données utiles cohérentes

Des données dont le contenu est similaire et qui décrivent un état du processus à un instant donné sont désignées comme données cohérentes. Pour pouvoir être cohérentes, les données ne doivent être ni modifiées, ni actualisées durant leur traitement ou transmission.

Vous trouverez une description détaillée de ce sujet au paragraphe 1.13.

SYNC/FREEZE

Avec la commande SYNC, les esclaves DP d'un groupe sont commutés en mode Sync, c'est-à-dire que le maître DP transmet les données de sortie actuelles et demande aux esclaves DP concernés de geler les sorties. Dans les télégrammes de sortie suivants, les esclaves DP enregistrent les données de sortie dans une mémoire tampon interne ; l'état des sorties reste inchangé.

Après chaque commande SYNC, les esclaves DP des groupes sélectionnés fournissent les données de sortie de leur mémoire tampon interne aux sorties du processus.

Les sorties ne seront alors actualisées cycliquement que lorsque vous exécuterez la commande UNSYNC au moyen de la SFC 11 "DPSYC_FR".

Avec la commande FREEZE, les esclaves DP concernés sont commutés en mode Freeze, c'est-à-dire que le maître DP demande aux esclaves DP concernés de geler l'état actuel des entrées. Il transmet ensuite les données gelées dans la zone des entrées de la CPU.

Après chaque commande FREEZE, les esclaves DP gèlent à nouveau l'état de leurs entrées.

Le maître DP obtient alors à nouveau cycliquement l'état actuel des entrées lorsque vous exécutez la commande UNFREEZE au moyen de la SFC 11 "DPSYC_FR".

Démarrage du système maître DP

Les paramètres suivants vous permettent de régler la surveillance du temps de démarrage du maître DP :

- transmission des paramètres au module
- message de fin par le module

Autrement dit, dans le temps réglé, les esclaves DP doivent démarrer et être paramétrés par la CPU (en tant que maître DP).

Adresse PROFIBUS du maître DP

Toutes les adresses PROFIBUS sont autorisées.

1.11.3 Actualisation synchrone des mémoires image partielles

La SFC 126 "SYNC_PI" vous permet d'actualiser de manière synchrone une mémoire image partielle des entrées. Avec cette SFC, un programme utilisateur lié à ce cycle DP est en mesure d'actualiser les données d'entrées saisies dans une mémoire image partielle des entrées de manière synchrone et cohérente avec ce cycle. La SFC 126 peut être interrompue et peut uniquement être appelée dans les OB 61, 62, 63 et 64.

La SFC 127 "SYNC_PO" vous permet d'actualiser de manière synchrone une mémoire image partielle des sorties. Avec cette SFC, un programme utilisateur lié à ce cycle DP est en mesure de transmettre de manière cohérente les données de sortie calculées d'une mémoire image partielle des sorties dans la périphérie, et ce de manière synchrone avec ce cycle. La SFC 127 peut être interrompue et peut uniquement être appelée dans les OB 61, 62, 63 et 64.

Afin que les mémoires images partielles puissent être actualisées de manière synchrone, toutes les adresses d'entrée ou de sortie d'un esclave doivent être affectées à la même image partielle.

Afin que la cohérence soit garantie durant chaque cycle dans une mémoire image, les conditions suivantes doivent être remplies pour les diverses CPU :

- CPU 412 : $\text{nombre d'esclaves} + \text{nombre d'octets} / 100 < 10$
- CPU 414 : $\text{nombre d'esclaves} + \text{nombre d'octets} / 50 < 20$
- CPU 416 : $\text{nombre d'esclaves} + \text{nombre d'octets} / 50 < 26$
- CPU 417 : $\text{nombre d'esclaves} + \text{nombre d'octets} / 50 < 20$

Les SFC 126 et SFC 127 sont décrites dans l'aide en ligne correspondante ainsi que dans le manuel "Fonctions système et fonctions standard".

1.11.4 Diagnostic de la CPU 41x utilisée comme maître DP

Diagnostic par DEL de signalisation

Le tableau 1-7 explique la signification des DEL BUSF.

La DEL BUSF qui s'allume ou clignote est toujours celle qui est affectée à l'interface configurée comme interface PROFIBUS-DP.

Tableau 1-7 Signification de la DEL "BUSF" de la CPU 41x utilisée comme maître DP

BUSF	Signification	Remède
éteinte	Configuration correcte ; tous les esclaves configurés sont joignables	—
allumée	- Défaut de bus (défaut physique) - Défaut d'interface DP - Vitesses de transmission différentes en mode multi-maître DP	- Vérifiez qu'il n'y a ni court-circuit, ni interruption sur le câble de bus. - Analysez le diagnostic. Reconfigurez ou corrigez la configuration.
clignote	- Défaillance de station - Au moins un des esclaves affectés n'est pas joignable	- Vérifiez si le câble de bus est raccordé à la CPU 41x ou si le bus est interrompu. - Attendez que la CPU 41x ait démarré. Si la DEL n'arrête pas de clignoter, vérifiez les esclaves DP ou analysez le diagnostic de l'esclave DP.
clignote brièvement INTF s'allume brièvement	Synchronisation CiR en cours	—

Démarrer la détermination de la topologie de bus dans un réseau maître DP avec la SFC 103 "DP_TOPOL"

Le répéteur de diagnostic permet d'améliorer les possibilités de détecter le module défaillant ou l'endroit de l'interruption du câble DP lors d'une défaillance durant le fonctionnement. Ce module fonctionne comme un esclave et permet de déterminer la topologie d'une branche DP et ainsi en détecter les défaillances.

Avec la SFC 103 "DP_TOPOL", vous démarrez la détermination de la topologie de bus d'un réseau maître DP par le répéteur de diagnostic. La SFC 103 est décrite dans l'aide en ligne correspondante ainsi que dans le manuel "Fonctions système et fonctions standard". Le répéteur de diagnostic est décrit dans le manuel "Répéteur de diagnostic pour PROFIBUS-DP", numéro de référence 6ES7972-0AB00-8AA0.

Lecture du diagnostic avec STEP 7

Tableau 1-8 Lecture du diagnostic avec STEP 7

Maître DP	Bloc ou registre dans STEP 7	Application	Voir ...
CPU 41x	Registre "Diagnostic d'esclave DP"	Afficher diagnostic d'esclave en clair sur interface graphique STEP 7	Voir "Diagnostiquer matériel" dans l'aide en ligne de STEP 7 et dans le manuel utilisateur STEP 7
	SFC 13 "DPNRM_DG"	Lecture du diagnostic esclave (déposer dans la zone de données du programme utilisateur)	Structure pour CPU 41x : voir chapitre 1.11.6 ; SFC voir manuel de référence <i>Fonctions système et standard</i> Structure pour autres esclaves : voir leur description
	SFC 59 "RD_REC"	Lecture des enregistrements du diagnostic S7 (déposer dans la zone de données du programme utilisateur)	Manuel de référence <i>Fonctions système et fonctions standard</i>
	SFC 51 "RDSYSST"	Lire listes partielles SZL. Dans l'alarme de diagnostic avec l'ID SZL W#16#00B3, appeler le SFC 51 et lire le SZL de la CPU esclave.	
	SFB 52 "RDREC"	Pour esclaves DPV1 Lecture des enregistrements du diagnostic S7 (déposer dans la zone de données du programme utilisateur)	
	SFB 54 "RALRM"	Pour esclaves DPV1 Lire information d'alarme à l'intérieur de l'OB d'alarme correspondant	
	SFC 103 "DP_TOPOL"	Démarrer la détermination de la topologie de bus d'un réseau maître DP par les répéteurs de diagnostic présents	

Analyser le diagnostic dans le programme utilisateur

La figure suivant montre comment procéder pour pouvoir analyser le diagnostic dans le programme utilisateur.




Figure 1-9 Diagnostic avec CPU 41x

Adresses de diagnostic associées aux fonctionnalités de l'esclave DP

Avec la CPU 41x, vous attribuez des adresses de diagnostic pour le PROFIBUS-DP. Lors de la configuration, faites en sorte d'affecter des adresses de diagnostic DP une fois au maître DP et une fois à l'esclave DP.




Figure 1-10 Adresses de diagnostic pour maître DP et esclave DP

Détection des événements

Le tableau 1-9 montre comment, en tant que maître DP, la CPU 41x reconnaît des modifications d'état de fonctionnement d'une CPU comme esclave DP ou des interruptions du transfert de données.

Tableau 1-9 Détection d'événements de la CPU 41x utilisée comme maître DP

Événement	ce qui se passe dans le maître DP
Interruption du bus (court-circuit, connecteur débranché)	- Appel de l'OB 86 avec le message <i>Défaillance de station</i> (événement entrant ; adresse de diagnostic de l'esclave DP, affecté au maître DP) - en cas d'accès à la périphérie : appel de l'OB 122 (erreur d'accès à la périphérie)
Esclave DP : RUN → STOP	Appel de l'OB 82 avec le message <i>Module perturbé</i> (événement entrant ; adresse de diagnostic de l'esclave DP, affecté au maître DP ; variable OB82_MDL_STOP=1)
Esclave DP : STOP → RUN	Appel de l'OB 82 avec le message <i>Module ok.</i> (événement sortant ; adresse de diagnostic de l'esclave DP affecté au maître DP ; variable OB82_MDL_STOP=0)

Analyse dans le programme utilisateur

Le tableau suivant vous montre comment vous pouvez par exemple analyser dans le maître DP les transferts RUN-STOP de l'esclave DP (voir aussi tableau 1-9).

dans le maître DP	dans l'esclave DP (CPU 41x)
Adresses de diagnostic : (exemple) adresse de diagnostic de maître= 1023 adresse de diagnostic d'esclave dans le système maître= 1022	Adresses de diagnostic : (exemple) adresse de diagnostic d'esclave= 422 adresse de diagnostic de maître=non pertinent
La CPU appelle l'OB 82 avec entre autres les informations suivantes : - OB 82_MDL_ADDR:=1022 - OB82_EV_CLASS:=B#16#39 (événement entrant) - OB82_MDL_DEFECT:=perturbation de module Conseil : ces informations se trouvent aussi dans le tampon de diagnostic de la CPU Dans le programme utilisateur, vous devriez aussi programmer le SFC 13 "DPNRM_DG" pour lire les données de diagnostic d'esclave DP. En environnement DPV1, nous conseillons d'utiliser le SFB54. Il émet l'information d'alarme complète.	CPU : RUN → STOP La CPU génère un télégramme de diagnostic d'esclave DP.

1.11.5 CPU 41x utilisée comme esclave DP

Introduction

Ce chapitre présente les propriétés et caractéristiques techniques des CPU lorsque vous les utilisez comme esclave DP.

Vous trouverez les propriétés et caractéristiques techniques des CPU 41x à partir du paragraphe 4.1.

Conditions préalables

1. Une seule interface DP d'une CPU peut être configurée comme esclave DP.
2. L'interface MPI/DP doit-elle être une interface DP ? Dans ce cas, vous devez paramétrer l'interface MPI comme interface DP.

Avant la mise en service, vous devez configurer la CPU comme esclave DP. Autrement dit, vous devez, dans *STEP 7*

- “allumer” la CPU en tant qu'esclave DP,
- affecter une adresse PROFIBUS,
- affecter une adresse de diagnostic d'esclave,
- définir les zones d'adresses pour l'échange de données vers le maître DP.

Fichiers GSD

Vous avez besoin d'un fichier GSD pour pouvoir configurer comme esclave DP la CPU d'un système tiers.

Vous pouvez télécharger gratuitement le fichier GSD depuis Internet à l'adresse http://www.ad.siemens.de/csi_e/gsd.

De plus, vous pouvez télécharger le fichier GSD dans la boîte aux lettres du centre d'interface de Fürth, au numéro +49 (911) 737972.

Télégramme de configuration et de paramétrage

Lors de la configuration et du paramétrage de la CPU 41x, vous êtes assisté par *STEP 7*. Si vous avez besoin d'une description du télégramme de configuration et de paramétrage, par exemple pour contrôler avec un moniteur de bus, vous trouverez la description du télégramme de configuration et de paramétrage sur Internet, à l'adresse <http://www.ad.siemens.de/simatic-cs>, ID 1452338

Etat/forcer, programmer via PROFIBUS

A la place de l'interface MPI, vous pouvez programmer la CPU via l'interface PROFIBUS-DP ou exécuter les fonctions PG "Etat et forcer". Pour ce faire, vous devez, lors de la configuration de la CPU en tant qu'esclave DP, valider ces fonctions dans *STEP 7*.

Nota

Les applications Programmer ou Etat et forçage via l'interface PROFIBUS-DP prolongent le cycle DP.

Transmission de données via une mémoire de transfert

La CPU 41x utilisée comme esclave DP fournit une mémoire de transfert pour le PROFIBUS DP. La transmission des données entre la CPU servant d'esclave DP et le maître DP a toujours lieu via cette mémoire de transfert. A cet effet, configurez jusqu'à 32 zones d'adresses.

Autrement dit, le maître DP écrit ses données dans ces zones d'adresses de la mémoire de transfert et la CPU lit ces données dans le programme utilisateur, et vice versa.




Figure 1-11 Mémoire de transfert dans la CPU 41x utilisée comme esclave DP

Zones d'adresses de la mémoire de transfert

Dans *STEP 7*, configurez les zones d'adresses d'entrée et de sortie :

- Vous pouvez configurer jusqu'à 32 zones d'adresses d'entrée ou de sorties
- chacune de ces zones peut avoir jusqu'à 32 octets
- Vous pouvez configurer au total au maximum 244 octets d'entrée et 244 octets de sortie

Le tableau suivant fournit un exemple de configuration pour l'attribution des adresses de la mémoire de transfert. Cet exemple figure également dans l'aide de la configuration de *STEP 7*.

Tableau 1-10 Exemple de configuration pour les zones d'adresses de la mémoire de transfert

	Type	Adresse du maître	Type	Adresse de l'esclave	Longueur	Unité	Cohérence
1	E	222	S	310	2	Octet	Unité
2	S	0	E	13	10	Mot	Longueur totale
:							
32							
		Zones d'adresses dans la CPU du maître DP			Zones d'adresses dans la CPU de l'esclave DP	Ces paramètres des zones d'adresses doivent être identiques pour le maître et pour l'esclave DP	

Règles

Pour travailler avec la mémoire de transfert, vous devez respecter les règles suivantes :

- Affectation des zones d'adresses :
 - les données d'entrée de l'esclave DP sont **toujours** les données de sortie du maître DP
 - les données de sortie de l'esclave DP sont **toujours** les données d'entrée du maître DP
- Vous pouvez affecter librement les adresses. Dans le programme utilisateur, vous accédez aux données au moyen de commandes de chargement/transfert ou bien au moyen des SFC 14 et 15. Vous pouvez également indiquer des adresses de la mémoire image des entrées ou des sorties (voir aussi le paragraphe 1.11.1).

Nota

Pour la mémoire de transfert, attribuez des adresses prises dans la zone d'adresses DP de la CPU 41x.

Les adresses attribuées pour la mémoire de transfert ne doivent pas être affectées une autre fois aux modules de périphérie de la CPU 41x !

- L'adresse la plus basse des différentes zones d'adresses est l'adresse initiale de la zone concernée.
- La longueur, l'unité et la cohérence des zones d'adresses pour le maître DP et l'esclave DP doivent être identiques.

Maître DP S5

Si vous utilisez un IM 308 C comme maître DP et la CPU 41x comme esclave DP, on applique pour l'échange de données cohérentes la règle suivante :

il faut programmer le FB 192 dans l'IM 308-C, afin qu'entre le maître DP et l'esclave DP, des données cohérentes soient transmises. Les données de la CPU 41x ne sont sorties ou lues avec le FB 192 qu'ensemble, dans un bloc !

S5-95 utilisé comme maître DP

Si vous utilisez un AG S5-95 comme maître DP, vous devez sélectionner ses paramètres de bus aussi pour la CPU 41x utilisée comme esclave DP.

Exemple de programme

Vous trouverez ci-après dans un petit exemple de programme l'échange de données entre le maître DP et l'esclave DP. Vous retrouverez dans cet exemple les adresses extraites du tableau 1-10.

dans la CPU de l'esclave DP				dans la CPU du maître DP			
L	2		Préparation des				
T	MB	6	données dans				
L	EB	0	l'esclave DP				
T	MB	7					
L	MW	6	Transmettre les				
T	PAW	310	données au maître				
			DP				
				L	PEB	222	Traiter les
				T	MB	50	données reçues
				L	PEB	223	dans le maître DP
				L	B#16#3		
				+	I		
				T	MB	51	
				L	10		Préparation des
				+	3		données dans le
				T	MB	60	maître DP
				CALL	SFC	15	Envoyer les
				LADDR:=	W#16#0		données à
				RECORD:=	P#M60.0	Byte20	l'esclave DP
				RET_VAL:=	MW 22		
CALL	SFC	14	Recevoir les				
LADDR:=	W#16#D		données du maître				
RET_VAL:=	MW 20		DP				
RECORD:=	P#M30.0	Byte20					
L	MB	30	Traiter les				
L	MB	7	données reçues				
+	I						
T	MW	100					

Transfert de données à l'état STOP

La CPU de l'esclave DP passe sur STOP : les données se trouvant dans la mémoire de transfert de la CPU sont écrasées par un "0", donc le maître DP lit "0".

Le maître DP passe sur STOP : les données actuelles se trouvant dans la mémoire de transfert de la CPU sont conservées et peuvent toujours être lues par la CPU.

Adresse PROFIBUS

Vous n'êtes pas autorisé à utiliser le 126 comme adresse PROFIBUS pour la CPU 41x utilisée comme esclave DP.

1.11.6 Diagnostic de la CPU 41x utilisée comme esclave DP

Diagnostic par DEL de signalisation – CPU 41x

Le tableau 1-11 donne la signification des DEL BUSF.

La DEL BUSF qui s'allume ou clignote est toujours celle qui est affectée à l'interface configurée comme interface PROFIBUS-DP.

Tableau 1-11 Signification des DEL "BUSF" de la CPU 41x utilisée comme esclave DP

BUSF	Signification	Remède
éteinte	Configuration correcte	–
clignote	La CPU 41x est mal paramétrée. Il ne se produit pas d'échange de données entre le maître DP et la CPU 41x. Causes : • Le délai de scrutation est écoulé • La communication via PROFIBUS est interrompue • L'adresse PROFIBUS est fausse	• Vérifiez la CPU 41x • Vérifiez si le connecteur de bus est bien branché • Vérifiez si le câble de bus menant au maître DP est interrompu • Vérifiez la configuration et le paramétrage.
allumée	• Court-circuit sur bus	• Vérifiez la structure du bus

Démarrer la détermination de la topologie de bus dans un réseau maître DP avec la SFC 103 "DP_TOPOL"

Le répéteur de diagnostic permet d'améliorer les possibilités de détecter le module défaillant ou l'endroit de l'interruption du câble DP lors d'une défaillance durant le fonctionnement. Ce module fonctionne comme un esclave et permet de déterminer la topologie d'une branche DP et ainsi en détecter les défaillances.

Avec la SFC 103 "DP_TOPOL", vous démarrez la détermination de la topologie de bus d'un réseau maître DP par le répéteur de diagnostic. La SFC 103 est décrite dans l'aide en ligne correspondante ainsi que dans le manuel "Fonctions système et fonctions standard". Le répéteur de diagnostic est décrit dans le manuel "Répéteur de diagnostic pour PROFIBUS-DP", numéro de référence 6ES7972-0AB00-8AA0.

Diagnostic avec STEP 5 ou STEP 7 Diagnostic de l'esclave

Le diagnostic d'esclave se comporte selon la norme EN 50170, volume 2, PROFIBUS. Il peut être lu en fonction du maître DP, pour tous les esclaves DP qui se comportent selon la norme, avec STEP 5 ou STEP 7.

La lecture et la structure du diagnostic d'esclave sont décrites dans les chapitres suivants.

Diagnostic S7

Le diagnostic S7 peut être demandé dans le programme utilisateur par tous les modules diagnosticables de la gamme SIMATIC S7/M7. Les modules diagnosticables vous sont indiqués par les informations sur le module ou par le catalogue. La structure du diagnostic S7 est identique pour les modules centraux et les modules déportés.

Les données de diagnostic d'un module se trouvent dans les enregistrements 0 et 1 de la gamme de données système du module. L'enregistrement 0 contient 4 octets de données de diagnostic qui décrivent l'état actuel d'un module. L'enregistrement 1 contient aussi des données de diagnostic spécifiques au module.

Vous trouverez dans le manuel de référence la structure des données de diagnostic
Fonctions standard et système.

Lecture du diagnostic

Tableau 1-12 Lecture du diagnostic avec *STEP 5* et *STEP 7* dans le système maître

Automate programmable avec maître DP	Bloc ou registre dans <i>STEP 7</i>	Application	Voir ...
SIMATIC S7/M7	Registre "Diagnostic d'esclave DP"	Afficher diagnostic d'esclave en clair sur interface graphique <i>STEP 7</i>	Voir "Diagnostiquer matériel" dans l'aide en ligne de <i>STEP 7</i> et dans le manuel utilisateur <i>STEP 7</i>
	SFC 13 "DP NRM_DG"	Lecture du diagnostic esclave (déposer dans la zone de données du programme utilisateur)	SFC voir manuel de référence <i>Fonctions système et standard</i>
	SFC 51 "RDSYSST"	Lire listes partielles SZL. Dans l'alarme de diagnostic avec l'ID SZL W#16#00B3, appeler le SFC 51 et lire le SZL de la CPU esclave.	Manuel de référence <i>Fonctions système et standard</i>
	SFB 54 "RDREC"	Pour l'environnement DPV1, on applique : Lire information d'alarme à l'intérieur de l'OB d'alarme correspondant	
	FB 125/FC 125	Analyser le diagnostic d'esclave	Sur Internet à l'adresse http://www.ad.siemens.de/simatic-cs ID 387 257
SIMATIC S5 avec IM 308-C utilisé comme maître DP	FB 192 "IM308C"	Lecture du diagnostic esclave (déposer dans la zone de données du programme utilisateur)	FB voir manuel <i>Système de périphérie décentralisée ET 200</i>
SIMATIC S5 avec l'automate programmable S5-95U utilisé comme maître DP	SFB 230 "S_DIAG"		

Exemple de lecture du diagnostic d'esclave à FB 192 "IM 308C"

Vous trouverez ici un exemple de lecture au moyen du FB 192 du diagnostic pour un esclave DP dans le programme utilisateur *STEP 5*.

Hypothèses

Pour ce programme utilisateur *STEP 5*, les hypothèses de base sont les suivantes :

- L'IM 308-C occupe, en tant que maître DP, les pages 0 ... 15 (numéro 0 de l'IM 308-C).
- L'esclave DP a l'adresse PROFIBUS 3.
- Le diagnostic d'esclave doit être déposé dans le DB 20. Vous pouvez aussi utiliser à cet effet tout autre bloc de données.
- Le diagnostic d'esclave comporte 26 octets.

Programme utilisateur *STEP 5*

AWL	Explication
:A DB 30	
:SPA FB 192	
Nom :IM308C	
DPAD : KH F800	Zone d'adresses par défaut de l'IM 308-C
IMST : KY 0, 3	IM-Nr. = 0, adresse PROFIBUS de l'esclave DP = 3
FCT : KC SD	Fonction : lire diagnostic d'esclave
GCGR : KM 0	n'est pas analysé
TYP : KY 0, 20	Zone de données de S5 : DB 20
STAD : KF +1	Données de diagnostic à partir du mot de données 1
LENG : KF 26	Longueur de diagnostic = 26 octets
ERR : DW 0	Enregistrement code de défaut dans DW 0 du DB 30

Adresses de diagnostic associées aux fonctionnalités du maître DP

Avec la CPU 41x, vous attribuez des adresses de diagnostic pour le PROFIBUS-DP. Lors de la configuration, faites en sorte d'affecter des adresses de diagnostic DP une fois au maître DP et une fois à l'esclave DP.




Figure 1-12 Adresses de diagnostic pour maître DP et esclave DP

Détection des événements

Le tableau 1-13 montre comment, en tant qu'esclave DP, la CPU 41x reconnaît des changements d'état de fonctionnement ou des interruptions du transfert de données.

Tableau 1-13 Détection d'événements de la CPU 41x utilisée comme esclave DP

Événement	ce qui se passe dans l'esclave DP
Interruption du bus (court-circuit, connecteur débranché)	- Appel de l'OB 86 avec le message <i>Défaillance de station</i> (événement entrant ; adresse de diagnostic de l'esclave DP affecté à l'esclave DP) - en cas d'accès à la périphérie : appel de l'OB 122 (erreur d'accès à la périphérie)
Maître DP : RUN → STOP	Appel de l'OB 82 avec le message <i>Module perturbé</i> (événement entrant ; adresse de diagnostic de l'esclave DP, affecté à l'esclave DP ; variable OB82_MDL_STOP=1)
Maître DP : STOP → RUN	appel de l'OB 82 avec le message <i>Module ok.</i> (événement sortant ; adresse de diagnostic de l'esclave DP affecté à l'esclave DP ; variable OB82_MDL_STOP=0)

Analyse dans le programme utilisateur

Le tableau suivant 1-14 vous montre comment vous pouvez par exemple analyser dans l'esclave DP les transferts RUN-STOP du maître DP (voir aussi tableau 1-13).

Tableau 1-14 Analyse des transferts RUN-STOP dans le maître DP/esclave DP

dans le maître DP	dans l'esclave DP
Adresses de diagnostic : (exemple) adresse de diagnostic de maître= 1023 adresse de diagnostic d'esclave dans le système maître= 1022	Adresses de diagnostic : (exemple) adresse de diagnostic d'esclave= 422 adresse de diagnostic de maître=non pertinent
CPU : RUN → STOP	→ La CPU appelle l'OB 82 avec entre autres les informations suivantes : - OB 82_MDL_ADDR:=422 - OB82_EV_CLASS:=B#16#39 (événement entrant) - OB82_MDL_DEFECT:=perturbation de module Conseil: ces informations se trouvent aussi dans le tampon de diagnostic de la CPU

Structure du diagnostic d'esclave




Figure 1-13 Structure du diagnostic d'esclave

1.11.7 CPU 41x utilisée comme esclave DP : état de station 1 à 3

Etat de station 1 à 3

L'état de station 1 à 3 donne un aperçu de l'état d'un esclave DP.

Tableau 1-15 Structure de l'état de station 1 (octet 0)

Bit	Signification	Remède
0	1 : L'esclave DP ne peut pas être joint par le maître DP.	• L'adresse DP est-elle paramétrée correctement sur l'esclave DP ? • Connecteur de bus branché ? • Tension présente sur l'esclave DP ? • Répéteur RS 485 correctement paramétré ? • Effectuer réinitialisation sur esclave DP
1	1 : Esclave DP non encore prêt pour l'échange de données.	• Attendre que l'esclave DP soit en train de démarrer.
2	1 : Les données de configuration envoyées par le maître DP à l'esclave DP ne correspondent pas à la structure de l'esclave DP.	• Le type de station ou la structure de l'esclave DP ont-ils été entrés correctement dans le logiciel ?
3	1 : Alarme de diagnostic générée par le passage RUN-STOP de la CPU 0 : Alarme de diagnostic générée par le passage STOP-RUN de la CPU	• Vous pouvez lire le diagnostic.
4	1 : Fonction pas prise en charge, p. ex. modification logicielle de l'adresse DP	• Vérifiez la configuration.
5	0 : Le bit est toujours "0".	—
6	1 : Le type d'esclave DP ne correspond pas à la configuration logicielle.	• Le type de station entré dans le logiciel est-il correct ? (erreur de paramétrage)
7	1 : L'esclave DP a été paramétré par un autre maître DP que celui qui a actuellement accès à l'esclave DP.	• Bit toujours à 1, lorsque p. ex. vous accédez à l'esclave DP depuis la PG ou un autre maître DP. L'adresse DP du maître de paramétrage se trouve dans l'octet de diagnostic "Adresse PROFIBUS du maître".

Tableau 1-16 Structure de l'état de station 2 (octet 1)

Bit	Signification
0	1 : Il faut reparamétrer et reconfigurer l'esclave DP.
1	1 : Un message de diagnostic est présent. L'esclave DP ne peut pas continuer à fonctionner tant que le défaut n'est pas éliminé (message statique de diagnostic).
2	1 : Le bit est toujours à "1", lorsque l'esclave DP ayant cette adresse DP est présent.
3	1 : Pour cet esclave DP, la surveillance scrutation est activée.
4	0 : Le bit est toujours à "0".
5	0 : Le bit est toujours à "0".
6	0 : Le bit est toujours à "0".
7	1 : L'esclave DP est désactivé, ce qui veut dire qu'il est sorti du traitement cyclique.

Tableau 1-17 Structure de l'état de station 3 (octet 2)

Bit	Signification
0 à 6	0 : Les bits sont toujours à "0"
7	1: • Il y a plus de messages de diagnostic que l'esclave DP ne peut en mémoriser. • Le maître DP ne peut pas inscrire dans son tampon de diagnostic tous les messages de diagnostic envoyés par l'esclave DP.

Adresse PROFIBUS du maître

L'adresse DP du maître DP est déposée dans l'octet de diagnostic "Adresse PROFIBUS du maître" :

- qui a paramétré l'esclave DP et
- qui a accès à l'esclave DP en lecture et en écriture

Tableau 1-18 Structure de l'adresse PROFIBUS du maître (octet 3)

Bit	Signification
0 à 7	Adresse DP du maître DP ayant paramétré l'esclave DP et ayant accès à l'esclave DP en lecture et en écriture.
	FF _H : L'esclave DP n'a été paramétré par aucun maître DP.

Code constructeur

Le code constructeur contient un code décrivant le type de l'esclave DP.

Tableau 1-19 Structure du code constructeur (octets 4, 5)

Octet 4	Octet 5	Code constructeur pour CPU
80 _H	C5 _H	412-1
80 _H	C6 _H	412-2
80 _H	C7 _H	414-2
80 _H	C8 _H	414-3
80 _H	CA _H	416-2
80 _H	CB _H	416-3
80 _H	CC _H	417-4

Diagnostic de code

Le diagnostic de code indique pour laquelle des zones d'adresses configurées de la mémoire de transfert une inscription a eu lieu.




Figure 1-14 Structure du diagnostic de code de la CPU 41x

Diagnostic de station

Le diagnostic de station donne des indications détaillées sur un esclave DP. Le diagnostic de station commence à partir de l'octet x et peut comprendre jusqu'à 20 octets.

La figure suivante décrit la structure et le contenu des octets pour une zone d'adresses configurée de la mémoire de transfert.




Figure 1-15 Structure du diagnostic de station

A partir de l'octet x+4

La signification des octets à partir de l'octet x+4 dépend de l'octet x +1 (voir figure 1-15).

Dans l'octet x +1, se trouve le code pour ...	
Alarme de diagnostic (01 _H)	Alarme de process (02 _H)
Les données de diagnostic contiennent les 16 octets d'information d'état de la CPU. La figure 1-16 vous montre l'affectation des 4 premiers octets des données de diagnostic. Les 12 octets suivants sont toujours à 0.	Pour l'alarme de process, vous pouvez programmer librement 4 octets d'information d'alarme. Vous transmettez ces 4 octets au maître DP dans <i>STEP 7</i> avec la SFC 7 "DP_PRAL".

Octet x +4 à x +7 pour alarme de diagnostic

La figure 1-16 montre la structure et le contenu des octets x +4 à x +7 pour alarme de diagnostic. Les contenus de ces octets correspondent au contenu de l'enregistrement 0 du diagnostic dans *STEP 7* (dans ce cas, tous les bits ne sont pas occupés).




Figure 1-16 Octet x +4 à x +7 pour alarme de diagnostic et de process

Alarmes avec maître DP S7/M7

Dans la CPU 41x utilisée comme esclave DP, vous pouvez déclencher à partir du programme utilisateur une alarme de process sur le maître DP. En appelant le SFC 7 "DP_PRAL", vous déclenchez dans le programme utilisateur du maître DP un OB 40. Avec le SFC 7, vous pouvez transmettre dans un mot double une information d'alarme au maître dp, que vous pouvez analyser dans l'OB 40, dans la variable OB40_POINT_ADDR. Vous pouvez programmer librement l'information d'alarme. Une description détaillée du SFC 7 "DP_PRAL" se trouve dans le manuel de référence *Logiciel système pour S7-300/400 - fonctions système et standard*.

Alarmes avec un autre maître DP

Si vous utilisez la CPU 41x avec un autre maître DP, ces alarmes sont simulées à l'intérieur du diagnostic de station de la CPU 41x. Vous devez retraiter les événements de diagnostic correspondants dans le programme utilisateur du maître DP.

Nota

Pour pouvoir analyser l'alarme de diagnostic et l'alarme de process via le diagnostic de station au moyen d'un autre maître DP, vous devez tenir compte des points suivants :

- Le maître DP doit pouvoir mémoriser les messages de diagnostic, donc les messages de diagnostic doivent pouvoir être déposés dans un tampon circulaire à l'intérieur du maître DP. Lorsque le maître DP ne peut pas mémoriser les messages de diagnostic, seul le dernier message de diagnostic arrivé sera p. ex. déposé.
 - Dans votre programme utilisateur, vous devez consulter régulièrement les bits concernés dans le diagnostic de station. Vous devez tenir compte du temps de cycle du bus PROFIBUS-DP pour pouvoir p. ex. consulter les bits au moins une fois de manière synchrone au temps de cycle du bus.
 - Avec l'IM 308-C utilisé comme maître DP, vous ne pouvez pas utiliser les alarmes de process à l'intérieur du diagnostic de station, car seules les alarmes entrantes, et non les partantes, sont signalées.
-

1.12 Echange direct de données

A partir de *STEP 7 V 5.x*, vous pouvez configurer pour les stations PROFIBUS un “échange direct de données”. Les CPU 41x peuvent participer à l'échange direct de données en tant qu'émetteurs et récepteurs.

Un “échange direct de données” correspond à une communication spéciale entre les partenaires PROFIBUS-DP.

1.12.1 Principe de l'échange direct de données

L'échange direct de données se caractérise par le fait que les stations PROFIBUS-DP “écoutent” les données qu'un esclave DP renvoie à son maître DP. Grâce à ce mécanisme, le “co-écoutant” (récepteur) peut accéder directement aux modifications des données d'entrée d'esclaves DP éloignés.

Lors de la configuration dans *STEP 7*, vous définissez, via les adresses d'entrée de périphérie, la zone d'adresses du récepteur sur laquelle les données souhaitées de l'émetteur doivent être lues.

Une CPU 41x peut être :

émetteur en tant qu'esclave DP

récepteur en tant qu'esclave ou maître DP ou en tant que CPU non intégrée dans un système maître (voir figure 1-17).

Exemple

La figure 1-17 montre un exemple de la façon de configurer un échange direct de données. La figure contient tous les maîtres DP et esclaves DP d'une CPU 41x. A noter que d'autres esclaves DP (ET 200M, ET 200X, ET 200S) ne peuvent être qu'émetteurs.




Figure 1-17 Echange direct de données avec des CPU 41x

1.12.2 Diagnostic en cas d'échange direct de données

Adresses de diagnostic

En cas d'échange direct de données, vous attribuez une adresse de diagnostic dans le récepteur :




Figure 1-18 Adresse de diagnostic pour le récepteur en cas d'échange direct de données

Détection des événements

Le tableau 1-20 montre comment la CPU 41x utilisée comme récepteur détecte les interruptions du transfert de données.

Tableau 1-20 Détection d'événements des CPU 41x utilisées comme récepteur dans l'échange direct de données

Événement	ce qui se passe dans le récepteur
Interruption du bus (court-circuit, connecteur débranché)	- Appel de l'OB 86 avec le message <i>Défaillance de station</i> (événement entrant ; adresse de diagnostic du récepteur affecté à l'émetteur) - en cas d'accès à la périphérie : appel de l'OB 122 (erreur d'accès à la périphérie)

Analyse dans le programme utilisateur

Le tableau suivant 1-21 vous montre comment vous pouvez par exemple analyser dans le récepteur la défaillance de l'émetteur (voir aussi tableau 1-20).

Tableau 1-21 Analyse de la défaillance de l'émetteur dans l'échange direct de données

dans l'émetteur	dans le récepteur
Adresses de diagnostic : (exemple) adresse de diagnostic de maître= 1023 adresse de diagnostic d'esclave dans le système maître= 1022	Adresse de diagnostic (exemple) adresse de diagnostic= 444
Défaillance de station	→ La CPU appelle l'OB 86 avec entre autres les informations suivantes : • OB 86_MDL_ADDR:=444 • OB86_EV_CLASS:=B#16#38 (événement entrant) • OB86_FLT_ID:=B#16#C4 (défaillance d'une station DP) Conseil : ces informations se trouvent aussi dans le tampon de diagnostic de la CPU

1.13 Données cohérentes

Des données dont le contenu est similaire et qui décrivent un état du processus à un instant donné sont désignées comme données cohérentes. Pour pouvoir être cohérentes, les données ne doivent être ni modifiées, ni actualisées durant leur traitement ou transmission.

Exemple

Afin que la CPU dispose d'une image cohérente des signaux du processus pendant la durée du traitement cyclique du programme, les signaux du processus sont lus dans la mémoire image des entrées avant le traitement du programme ou inscrit dans la mémoire image des sorties après le traitement du programme. Au fil du traitement du programme, lors des appels des zones d'opérandes pour les entrées (E) et les sorties (A), le programme utilisateur n'accède ensuite pas directement aux modules de signaux, mais à la zone mémoire interne de la CPU dans laquelle se trouve la mémoire image.

SFC 81 "UBLKMOV"

La SFC 81 "UBLKMOV" vous permet de copier de manière cohérente le contenu d'une zone de mémoire (= zone source) dans une autre zone de mémoire (= zone cible). Cette procédure de copie ne peut pas être interrompue par d'autres fonctions du système d'exploitation.

La SFC 81 "UBLKMOV" vous permet de copier les zones de mémoire suivantes :

- Mémentos
- Contenus de DB
- Mémoire image des entrées
- Mémoire image des sorties

Le nombre maximum de données que vous pouvez copier est de 512 octets. Tenez compte des restrictions spécifiques à la CPU que vous pouvez p. ex. consulter dans la liste d'opérations.

Etant donné que la procédure de copie ne peut pas être interrompue, le temps de réaction aux alarmes de votre CPU risque d'augmenter lorsque vous utiliser la SFC 81 "UBLKMOV".

La zone source et la zone cible ne doivent pas se chevaucher. Si la zone cible indiquée est plus grande que la zone source, le nombre de données copiées dans la zone cible correspond au nombre de données de la zone source. Si la zone cible indiquée est plus petite que la zone source, seul le nombre de données pouvant être contenu dans la zone cible y sera copié.

1.13.1 Cohérence des blocs et fonctions de communication

Pour la CPU S7-400, les tâches de communication ne sont pas traitées au point de contrôle du cycle, mais à des intervalles de temps fixes durant le cycle du programme.

Du point de vue du système, les formats de données octet, mot et double mot peuvent toujours être traités de manière cohérente, c'est-à-dire que la transmission ou le traitement de 1 octet, 1 mot (= 2 octets) ou 1 double mot (= 4 octets) ne peuvent pas être interrompus.

Lorsque des blocs de communication (p. ex. SFB 12 "BSEND") pouvant uniquement être utilisés par paires (p. ex. SFB 12 "BSEND" et SFB 13 "BRCV") et accédant à des données communes sont appelés dans le programme utilisateur, l'accès à cette zone de données peut p. ex. être coordonné par le paramètre "DONE". De ce fait, la cohérence des données qui sont transmises de manière locale avec ces blocs de communication peut être assurée dans le programme utilisateur.

Sinon, le comportement est celui des fonctions de communication S7, pour lesquelles aucun bloc n'est requis dans le programme utilisateur de l'appareil cible (p. ex. SFB 14 "GET", SFB 15 "PUT"). Dans ce cas, vous devez prendre en compte la taille des données cohérentes dès la programmation.

1.13.2 Accès à la mémoire de travail de la CPU

Les fonctions de communication du système d'exploitation accèdent à la mémoire de travail de la CPU par blocs de taille fixe. La taille des blocs correspond à la longueur des variables jusqu'à 462 octets au maximum.

1.13.3 Lecture et écriture cohérentes des données depuis ou dans un esclave DP normé

Lecture cohérente de données depuis un esclave DP normé au moyen de la SFC 14 "DPRD_DAT"

La SFC 14 "DPRD_DAT" (read consistent data of a DP-normslave) vous permet de lire de manière cohérente les données d'un esclave DP normé.

Si aucune erreur n'est survenue lors de la transmission des données, les données lues sont inscrites dans la zone cible fixée par RECORD.

La zone cible doit avoir la même longueur que celle que vous avez configurée avec STEP 7 pour le module sélectionné.

Avec un appel de la SFC 14, vous pouvez respectivement accéder uniquement aux données d'un module/ code DP sous l'adresse de début configurée.

1.13.4 Ecriture cohérente de données dans un esclave DP normé au moyen de la SFC 15 "DPWR_DAT"

La SFC 15 "DPWR_DAT" (write consistent data to a DP-normslave) vous permet de transmettre de manière cohérente les données à l'esclave DP normé dans RECORD.

La zone source doit avoir la même longueur que celle que vous avez configurée avec STEP 7 pour le module sélectionné.

Nota

La norme Profibus DP définit des limites supérieures pour la transmission de données utiles cohérentes (voir paragraphe suivant). Les esclaves DP normés courants tiennent compte de ces limites supérieures. Pour les anciennes CPU (<1999), la transmission de données utiles cohérentes était soumise à des restrictions spécifiques aux CPU. La longueur maximale des données que ces CPU peuvent lire ou écrire de manière cohérente depuis ou dans un esclave DP normé est indiquée dans leur caractéristiques techniques sous "Maître DP – Données utiles par esclave DP". Pour les nouvelles CPU, cette valeur est supérieure à la longueur des données qu'un esclave DP fournit ou contient.

Limites supérieures pour la transmission de données utiles cohérentes sur un esclave DP

La norme Profibus-DP définit des limites supérieures pour la transmission de données utiles cohérentes sur un esclave DP. Dans un esclave DP normé, au maximum 64 mots = 128 octets de données utiles peuvent être transmises de manière cohérente en un bloc.

Lors de la configuration, vous définissez la taille de la zone cohérente. Dans le format de code spécial (SKF), une longueur maximale de données cohérentes de 64 mots = 128 octets peut être paramétrée (128 octets pour les entrées et 128 octets pour les sorties), une taille supérieure n'étant pas possible.

Cette limite supérieure ne s'applique qu'aux données utiles à proprement parler. Les données de diagnostic et de paramétrage sont regroupées en enregistrements entiers et donc, par principe, transmises de manière cohérente.

Dans le format de code général (SKF), une longueur maximale de données cohérentes de 16 mots = 32 octets peut être paramétrée (32 octets pour les entrées et 32 octets pour les sorties), une taille supérieure n'étant pas possible.

Tenez également compte du fait que dans le contexte général, une CPU 41x utilisée comme esclave DP doit pouvoir être configurée à un maître étranger (intégration via GSD) via le format de code général. C'est la raison pour laquelle la mémoire de transfert entre une CPU 41x utilisée comme esclave DP et PROFIBUS DP est de 16 mots = 32 octets au maximum.

1.13.5 Accès cohérent aux données sans utilisation de la SFC 14 ou de la SFC 15

Pour les CPU suivantes, un accès cohérent aux données > 4 octets est également possible sans la SFC 14 ou SFC 15. La zone de données d'un esclave DP qui doit être transmise de manière cohérente est transférée dans une mémoire image partielle. Les informations dans cette zone sont alors toujours cohérentes. Vous pouvez ensuite accéder à la mémoire image au moyen d'instructions de chargement/transfert (p. ex. L EW 1). Ceci permet d'accéder aux données cohérentes d'une manière particulièrement aisée et performante (faible charge du temps d'exécution). Ceci permet d'intégrer et de paramétrer de manière efficace des unités ou autres esclaves DP.

Ceci s'applique aux CPU suivantes à partir de la version de Firmware 3.0 :

CPU S7-400	MLFB
CPU 412-1	6ES7412-1XF03-0AB0
CPU 412-2	6ES7412-2XG00-0AB0
CPU 414-2	6ES7414-2XG03-0AB0
CPU 414-3	6ES7414-3XJ00-0AB0
CPU 416-2	6ES7416-2XK02-0AB0
CPU 416-3	6ES7416-3XL00-0AB0
CPU 417-4	6ES7417-4XL00-0AB0

Dans le cas d'un accès direct (p. ex. L PEW ou T PAW), il n'y a **pas** d'erreur d'accès à la périphérie.

Important pour le passage de la solution SFC14/15 à la solution de la mémoire image :

- Lors du passage de la solution SFC14/15 à la solution de la mémoire image, l'utilisation simultanée de fonctions système et de la mémoire image n'est pas recommandée. Par principe, la mémoire image est exploitée lors de l'écriture avec la fonction système SFC15, ceci n'étant pas le cas lors de la lecture. Ceci signifie que la cohérence entre les valeurs de la mémoire image et les valeurs de la fonction système SFC14 n'est pas garantie.
- Dans le cas de la solution SFC 14/15, la SFC 50 "RD_LGADR" fournit d'autres zones d'adresses que dans le cas de la solution de la mémoire image.
- Lorsque vous mettez en oeuvre un CP 443-5 ext, l'utilisation simultanée des SFC 14/15 et de la mémoire image fait qu'aucune lecture/écriture dans la mémoire image ou qu'aucune lecture/écriture au moyen des SFC 14/15 ne sont plus possibles.

Exemple :

L'exemple suivant (pour la mémoire image partielle 3 "TPA 3") illustre une configuration possible dans HW Config :

- TPA 3 pour la sortie : ces 50 octets se trouvent de manière cohérente dans la mémoire image partielle 3 (liste déroulante "Cohérence assurée par → Longueur totale") et peuvent donc être lus au moyen d'instructions "Entrée de chargement xy" normales.
- Dans la liste déroulante "Mémoire image partielle → —", la sélection sous l'entrée signifie : pas d'écriture dans une mémoire image partielle. Seule l'utilisation des fonctions système SFC14/15 est possible.

Propriétés de l'esclave DP

Adresse/Identification

Type d'entrée/de sortie : Entrée/sortie Saisie directe...

Sortie

Adresse : Longueur : Unité : Cohérence assurée par :

Début : 0 50 Octet Longueur totale

Fin : 49

Mémoire image : MIP 3

Entrée

Adresse : Longueur : Unité : Cohérence assurée par :

Début : 0 20 Octet Longueur totale

Fin : 19

Mémoire image : ---

Données spécifiques fabricant :

14 octets max. hexa, séparés par des virgules ou espaces

OK Annuler Aide

Concept de la mémoire et types de démarrage **2**


Contenu

Paragraphe	Thème	en page
2.1	Présentation du concept de la mémoire des CPU S7-400	2-2
2.2	Présentation des types de démarrage des CPU S7-400	2-5

2.1 Présentation du concept de la mémoire des CPU S7-400

Répartition des zones de mémoire

La mémoire des CPU S7 est composée des zones suivantes :



Remarque importante relative aux CPU avec répartition de la mémoire de travail par paramétrage

Si vous modifiez la répartition de la mémoire de travail par paramétrage, cette mémoire est réorganisée lors du chargement des données système dans la CPU. Il en résulte un effacement des blocs de données créés par SFC et une attribution de valeurs initiales provenant de la mémoire de chargement aux autres blocs de données.

La taille de la mémoire de travail pouvant être utilisée pour les blocs de code et les blocs de données est modifiée lors du chargement des données système si vous modifiez les paramètres suivants :

- taille de la mémoire image (octet par octet ; dans la fiche "Cycle/mémoire de cadence)
- ressources de communication (uniquement S7-400 ; dans la fiche "Mémoire")
- taille du tampon de diagnostic (dans la fiche "Diagnostic/Horloge")
- nombre de données locales pour toutes les classes de priorité (fiche "Mémoire")

Base de calcul pour l'évaluation de la mémoire de travail nécessaire

Lors du paramétrage, vous devez tenir compte des indications suivantes relatives à la mémoire nécessaire, afin de ne pas dépasser la taille disponible de la mémoire de travail de la CPU :

Tableau 2-1 Mémoire nécessaire

Paramètre	Mémoire de travail nécessaire	En mémoire de code/de données
Taille de la mémoire image (entrées)	12 octets par octet de la mémoire image des entrées	Mémoire de code
Taille de la mémoire image (sorties)	12 octets par octet de la mémoire image des sorties	Mémoire de code
Ressources de communication (contrats de communication)	72 octets par contrat de communication	Mémoire de code
Taille du tampon de diagnostic	20 octets par entrée dans le tampon de diagnostic	Mémoire de code
Nombre de données locales	1 octet par octet de données locales	Mémoire de données

Types de mémoire sur les CPU S7-400

- Mémoire de chargement pour les données de projet (exemple : blocs, configuration et données de paramétrage, ainsi que, à partir de la version 5.1, toutes les données y compris les symboles et commentaires).
- Mémoire de travail pour blocs concernant l'exécution (blocs de code et blocs de données).
- La mémoire système (RAM) contient les éléments de mémoire que chaque CPU met à disposition du programme utilisateur, par exemple : mémentos, temporisations et compteurs. De plus, elle contient la pile des blocs et la pile des interruptions.
- La mémoire système de la CPU fournit également des mémoires temporaires (pile de données locales, tampon de diagnostic et ressources de communication) qui sont affectées au programme lors de l'appel d'un bloc, pour ses données temporaires. Ces données ne sont valides que pendant le temps d'activité du bloc.

En modifiant les valeurs de défaut de la mémoire image, des données locales, du tampon de diagnostic et des ressources de communication (voir propriétés d'objet de la CPU dans config. matérielle), vous pouvez influencer la mémoire de travail disponible pour les blocs concernant l'exécution.

Attention

Veuillez tenir compte des informations suivantes quand vous agrandissez la mémoire image d'une CPU. Modifiez la configuration des modules qui doivent impérativement se trouver au-dessus de la mémoire image de sorte qu'il se trouvent également au-dessus de la mémoire image agrandie. Cela concerne notamment les modules IP et WF utilisés dans le boîtier d'adaptation S5 d'un S7 400.

Taille flexible de la mémoire

- Mémoire de travail

La taille de la mémoire de travail est fonction de la CPU sélectionnée dans la gamme variée des CPU.

Avec la CPU 417, il est possible d'étendre la mémoire de travail.

- Mémoire de chargement :

Pour les programmes petits et moyens, la mémoire de chargement intégrée est suffisante.

Pour les programmes plus grands, on peut agrandir la mémoire de chargement en connectant une carte mémoire RAM.

De plus, des cartes de mémoire flash sont disponibles, pour conserver des programmes en cas de panne de secteur, même sans pile de sauvegarde. Par ailleurs, ces cartes de mémoire flash (à partir de 2 Mo pour les CPU standard, à partir de 4 Mo pour les CPU H) peuvent permettre d'envoyer et d'effectuer des mises à jour du système d'exploitation.

Tamponnage

- La pile de sauvegarde tamponne la partie intégrée et la partie externe de la mémoire de chargement, la partie données de la mémoire de travail et la partie code.

2.2 Présentation des types de démarrage des CPU S7-400

Démarrage à froid

- Lors du démarrage à froid, toutes les données (mémoire image, mémentos, temps, compteurs et blocs de données) sont ramenées aux valeurs initiales conservées dans le programme, qu'elles aient été paramétrées rémanentes ou non rémanentes.
- Le programme s'exécute à partir du début (OB de démarrage ou OB 1).

Démarrage à chaud

- Lors du démarrage à chaud, la mémoire image et les mémentos, temps et compteurs non rémanents sont réinitialisés.

Les mémentos, temps, compteurs ainsi que tous les blocs de données rémanents conservent leur dernière valeur valide.

- Le programme s'exécute à partir du début (OB de démarrage ou OB 1).
- En cas d'interruption de l'alimentation, le démarrage à chaud n'est possible qu'en mode tamponné.

Redémarrage

- Lors du redémarrage, toutes les données, y compris la mémoire image, conservent leur dernière valeur valide.
- L'exécution du programme se poursuit par la commande à laquelle l'interruption s'est produite.
- Jusqu'à la fin du cycle en cours, les sorties ne sont pas modifiées.
- En cas d'interruption de l'alimentation, le redémarrage n'est possible qu'en mode tamponné.

Temps de cycle et de réponse du S7-400

Ce chapitre détaille les éléments constituant les temps de cycle et de réponse du S7-400.

Le temps de cycle du programme utilisateur sur la CPU correspondante peut être lu avec la PG (voir le manuel *Configuration matérielle et configuration des liaisons avec STEP 7 V5.0* ou une version ultérieure).

Le calcul du temps de cycle sera exposé à l'aide d'exemples.

Le temps de réponse constitue une grandeur plus importante pour l'évaluation d'un processus. Ce chapitre vous indique en détail comment le calculer. Si vous utilisez une CPU 41x-2 DP comme maître dans le réseau PROFIBUS-DP, vous devez également tenir compte des temps de cycle du DP (voir chapitre 3.5).

Contenu

Paragraphe	Thème	Page
3.1	Temps de cycle	3-2
3.2	Calcul du temps de cycle	3-4
3.3	Temps de cycle différents	3-8
3.4	Charge due à la communication	3-10
3.5	Temps de réponse	3-13
3.6	Calcul des temps de cycle et de réponse	3-18
3.7	Exemples de calcul des temps de cycle et de réponse	3-19
3.8	Temps de réponse à une alarme	3-22
3.9	Exemple de calcul du temps de réponse à une alarme	3-24
3.10	Reproductibilité des alarmes temporisées et cycliques	3-25

Informations complémentaires

Vous trouverez des informations complémentaires sur les temps d'exécution suivants dans la liste des opérations S7-400. Vous y trouverez toutes les instructions *STEP 7* traitées par les diverses CPU accompagnées de leurs temps d'exécution, ainsi que tous les SFC/SFB intégrés aux CPU et les fonctions CEI qui peuvent être appelées dans *STEP 7* avec leurs temps d'exécution.

3.1 Temps de cycle

Cette section expose la constitution du temps de cycle et la méthode à suivre pour le calculer.

Définition du temps de cycle

Le temps de cycle est le temps nécessaire au système d'exploitation pour exécuter un cycle de programme – c'est-à-dire un passage de l'OB 1 – ainsi que toutes les sections de programme et activités du système qui interrompent ce passage.

Ce temps est surveillé.

Tranches de temps

L'exécution cyclique du programme, et donc l'exécution du programme utilisateur, est réalisée par tranches de temps. Nous supposons par la suite, pour faciliter la description des opérations, que chaque tranche a une durée d'exactement 1 ms.

Mémoire image

Les signaux du processus sont lus ou écrits avant le traitement du programme afin de mettre à disposition de la CPU une image cohérente de ces signaux pendant toute la durée du cycle. Au fil du traitement du programme, lors des appels des zones d'opérandes pour les entrées (E) et les sorties (A), la CPU n'accède ensuite pas directement aux modules de signaux, mais à la zone mémoire interne de la CPU dans laquelle se trouve l'image des entrées/sorties.

Déroulement du traitement cyclique du programme

Le tableau et la figure suivants illustrent les phases du traitement cyclique du programme.

Tableau 3-1 Traitement cyclique du programme

Etape	Déroulement
1	Le système d'exploitation démarre le temps de surveillance du cycle.
2	La CPU écrit les valeurs de la mémoire image des sorties dans les modules de sorties.
3	La CPU lit l'état des entrées sur les modules d'entrées et actualise la mémoire image des entrées.
4	La CPU traite le programme utilisateur par tranches de temps et exécute les opérations indiquées dans le programme.
5	A la fin d'un cycle, le système d'exploitation effectue les tâches en instance, comme par exemple, le chargement et l'effacement de blocs
6	La CPU retourne ensuite en début de cycle, après avoir éventuellement attendu la fin du temps de cycle minimum configuré, et redéclenche la surveillance du temps de cycle.

Composantes du temps de cycle




Figure 3-1 Composantes et composition du temps de cycle

3.2 Calcul du temps de cycle

Prolongation du temps de cycle

Le temps de cycle d'un programme utilisateur peut toujours être prolongé par :

- traitement d'alarme déclenché par temporisation
- traitement d'alarme de processus (voir aussi le paragraphe 3.8)
- diagnostic et traitement des erreurs (voir aussi le paragraphe 3.9)
- communication via MPI et via les CP connectés au bus de communication (par exemple : Ethernet, Profibus, DP) ; ce temps est contenu dans la charge due à la communication
- fonctions spéciales, par exemple le forçage et la visualisation de variables ou l'état de bloc
- transfert et effacement de blocs, compression de la mémoire de programme utilisateur

Facteurs d'influence

Le tableau suivant indique les facteurs ayant une influence sur le temps de cycle.

Tableau 3-2 Facteurs d'influence du temps de cycle

Facteurs	Remarque
Temps de transfert de la mémoire image des sorties (MIS) et la mémoire image des entrées (MIE)	... cf. tableau 3-5
Temps de traitement du programme utilisateur	... se calcule à partir des temps d'exécution des diverses opérations (cf. <i>Liste des opérations : Automate programmable S7-400</i>). Particularité pour la CPU 417-4H, voir le tableau 3-5.
Temps de traitement du système d'exploitation au point de contrôle de cycle	... cf. tableau 3-6
Prolongation du temps de cycle par la communication	Vous paramétrez la charge maximale du cycle due à la communication en % dans <i>STEP 7</i> (manuel <i>Programmer avec STEP 7 V5.0</i>). Voir le paragraphe 3.4.
Charge du temps de cycle par des alarmes	Les alarmes peuvent interrompre le programme utilisateur à tout moment. ... cf. tableau 3-7

Nota

Pour les CPU produites avant 10/1998, l'actualisation de la mémoire image des sorties est réalisée avant le point de contrôle de cycle.

Actualisation de la mémoire image

Le tableau suivant contient les temps CPU pour l'actualisation de la mémoire image (temps de transfert de la mémoire image). Les temps indiqués sont des "valeurs idéales" qui peuvent être prolongées par l'apparition d'alarmes ou par la communication de la CPU.

Le temps de transfert pour l'actualisation de la mémoire image est calculé comme suit :

K + tranche dans le châssis de base (ligne A du tableau suivant)
 + tranche dans le châssis d'extension avec couplage courte distance (ligne B)
 + tranche dans le châssis d'extension avec couplage longue distance (ligne C)
 + tranche via interface DP intégrée (ligne D)
 + tranche due aux données cohérentes via interface DP intégrée (ligne E1)
 + tranche due aux données cohérentes via interface DP externe (ligne E2)

= Temps de transfert en vue de l'actualisation de la mémoire image

Les tableaux suivants contiennent les tranches du temps de transfert en vue de l'actualisation de la mémoire image (temps de transfert mémoire image), pour les CPU standard et pour les CPU H. Les temps indiqués sont des "valeurs idéales" qui peuvent être prolongées par l'apparition d'alarmes ou par la communication de la CPU.

Tableau 3-3 Tranches du temps de transfert mémoire image

	Composants n = Nombres d'octets dans la mémoire image k = Nombres de plages d'un seul tenant ****) dans la mémoire image	CPU 412	CPU 414 CPU 417	CPU 416
K	Charge de base	30 µs	20 µs	18 µs
S	Dans le châssis de base *) **)	n * 1,9 µs	n * 1,9 µs	n * 1,9 µs
B	Dans le châssis d'extension avec couplage courte distance **)	n * 5 µs	n * 5 µs	n * 5 µs
C	Dans le châssis d'extension avec couplage longue distance **) ***)	n * 10 µs	n * 10 µs	n * 10 µs
D	Dans la zone DP pour l'interface DP intégrée	n * 0,5 µs	n * 0,5 µs	n * 0,5 µs
E 1	Données cohérentes dans la mémoire image interface DP intégrée	k * 40 µs + n * 0,5 µs	k * 27 µs + n * 0,5 µs	k * 22 µs + n * 0,5 µs
E 2	Données cohérentes dans la mémoire image interface DP externe (CP 443-5 extended)	k * 40 µs + n * 3,2 µs	k * 27 µs + n * 3,2 µs	k * 22 µs + n * 2,1 µs

*) Valable également pour l'interface DP externe (CP 443-5 extended)

**) Pour la périphérie enfichée dans le châssis de base ou dans un châssis d'extension, la valeur indiquée comprend le temps de transfert jusqu'au module de périphérie.

***) Mesuré avec IM460-3 et IM461-3 pour une longueur de couplage de 100 m

****) Les plages d'adresses sélectionnées dans HW Config écrites ou lues en bloc (pour cohérence des données) dans ou depuis la périphérie.

Tableau 3-4 Tranches du temps de transfert mémoire image, CPU H

	Composants n = nombre d'octets dans la mémoire image m = nombre d'accès à la mémoire image *) k = nombre de plages d'un seul tenant dans la mémoire image	CPU 41x-4H non redondante	CPU 41x-4H redondante
K	Charge de base	20 µs	20 µs
A **)	Lecture d'octet/mot/double mot Ecriture d'octet/mot/double mot dans le châssis de base	$(m * 23 + n * 1,9) \mu s$ $(m * 17 + n * 1,9) \mu s$	$(m * 28 + n * 1,9) \mu s$ $(m * 20 + n * 1,9) \mu s$
B **)	Lecture d'octet/mot/double mot Ecriture d'octet/mot/double mot dans l'appareil d'extension avec couplage courte distance	$(m * 23 + n * 5) \mu s$ $(m * 17 + n * 5) \mu s$	$(m * 28 + n * 5) \mu s$ $(m * 20 + n * 5) \mu s$
C **) ***)	Lecture d'octet/mot/double mot Ecriture d'octet/mot/double mot dans l'appareil d'extension avec couplage longue distance	$(m * 23 + n * 10) \mu s$ $(m * 17 + n * 10) \mu s$	$(m * 28 + n * 10) \mu s$ $(m * 20 + n * 10) \mu s$
D	Lecture d'octet/mot/double mot Ecriture d'octet/mot/double mot dans la plage DP pour interface DP intégrée	$(m * 23 + n * 0,5) \mu s$ $(m * 17 + n * 0,5) \mu s$	$(m * 28 + n * 0,5) \mu s$ $(m * 20 + n * 0,5) \mu s$
E1	Lecture Ecriture des données cohérentes dans la mémoire image interface DP intégrée	$(k * 50 + n * 0,6) \mu s$ $(k * 50 + n * 0,6) \mu s$	$(k * 100 + n * 1,2) \mu s$ $(k * 100 + n * 0,6) \mu s$
E2	Lecture Ecriture des données cohérentes dans la mémoire image interface DP externe (CP 443-5 extended)	$(k * 50 + n * 3,4) \mu s$ $(k * 50 + n * 3,4) \mu s$	$(k * 100 + n * 4,0) \mu s$ $(k * 100 + n * 3,4) \mu s$

*) Les données d'un module sont actualisées avec le minimum d'accès.
(exemple : avec 2 accès double mot pour 8 octets et 4 accès double mot pour 16 octets.)

**) Pour la périphérie enfichée dans le châssis de base ou dans un châssis d'extension,
la valeur indiquée comprend le temps de transfert jusqu'au module de périphérie.

***) Mesuré avec IM460-3 et IM461-3 pour une longueur de couplage de 100 m

Allongement du temps de cycle de la CPU 41x-4H

Pour la CPU 41x-4H, vous devez en outre multiplier le temps de cycle calculé par un facteur spécifique à la CPU. Ce facteur est indiqué dans le tableau suivant :

Tableau 3-5 Temps d'exécution du programme utilisateur de la CPU 41x-4H

Exécution	CPU 41x-4H non redondante	CPU 41x-4H redondante
Facteur	1,03	1,14

Temps de traitement du système d'exploitation au point de contrôle de cycle

Le tableau suivant contient les temps de traitement du système d'exploitation au point de contrôle de cycle pour les diverses CPU.

Tableau 3-6 Temps de traitement du système d'exploitation au point de contrôle de cycle

Déroulement	CPU 412-1 412-2	CPU 414-2 414-3	CPU 416-2 416-3	CPU 417-4	CPU 41x-4H non redondante	CPU 41x-4H redondante
Gestion du cycle au point de contrôle de cycle	240 µs	170 µs	135 µs	170 µs	190 - 1770 µs Ø 200 µs	395 - 1865 µs Ø 445 µs

Allongement du cycle par imbrication d'alarmes

Tableau 3-7 Allongement du cycle par imbrication d'alarmes

CPU	Alarme de processus	Alarme de diagnostic	Alarme horaire	Alarme temporisée	Alarme cyclique	Erreur de programmation/ d'accès à la périphérie
CPU 412-1/-2	520 µs	590 µs	490 µs	370 µs	370 µs	180 µs / 190 µs
CPU 414-2/-3	370 µs	420 µs	350 µs	260 µs	260 µs	130 µs / 140 µs
CPU 416-2/-3	300 µs	340 µs	280 µs	210 µs	210 µs	100 µs / 105 µs
CPU 417-4	370 µs	420 µs	350 µs	260 µs	260 µs	130 µs / 140 µs
CPU 41x-4 H non redondante	390 µs	450 µs	310 µs	270 µs	255 µs	140 µs / 170 µs
CPU 41x-4 H redondante	705 µs	785 µs	560 µs	530 µs	530 µs	175 µs / 240 µs

Vous devez ajouter temps d'exécution du programme au niveau d'alarme à cette prolongation.

Si plusieurs alarmes sont imbriquées, les temps correspondants doivent être ajoutés.

3.3 Temps de cycle différents

La longueur du temps de cycle (T_{zyk}) n'est pas la même pour tous les cycles. La figure suivante représente des temps de cycle T_{zyk1} et T_{zyk2} différents. T_{zyk2} est supérieur à T_{zyk1} , car l'OB 1 traité cycliquement est interrompu par un OB d'alarme horaire (ici l'OB 10).




Figure 3-2 Temps de cycle différents

Une autre raison pour des temps de cycle différents est également due au fait que le temps d'exécution des blocs (par exemple OB 1) peut varier à cause de :

- instructions conditionnelles,
- appels de bloc conditionnels,
- chaînes de programme différentes,
- boucles etc.

Temps de cycle maximum

Vous pouvez modifier le temps de cycle maximal (temps de surveillance du cycle) prédéfini à l'aide de STEP 7. Une fois ce temps écoulé, il y a appel de l'OB 80 dans lequel vous pouvez déterminer les réactions de la CPU à l'erreur de temporisation. Si vous ne redéclenchez pas le temps de cycle avec le bloc SFC 43, le bloc OB 80 double le temps de cycle lors du premier appel. Dans ce cas, la CPU passe en STOP lors du second appel de l'OB 80.

Si la mémoire de la CPU ne contient pas l'OB 80, la CPU passe en STOP.

Temps de cycle minimum

STEP 7 vous permet de configurer un temps de cycle minimum pour une CPU. Cela est recommandé si

- les intervalles de temps entre les lancements de l'exécution du programme de l'OB1 (cycle libre) ont à peu près la même longueur ou
- l'actualisation des images avait lieu trop souvent en cas d'un temps de cycle trop court
- si vous souhaitez lancer le traitement d'un programme à l'arrière-plan avec le bloc OB 90 (pas la CPU 41x-4H).




Figure 3-3 Temps de cycle minimum

Le temps de cycle effectif est la somme de T_{zyk} et de T_{wart} . Il est donc supérieur ou égal à T_{min} .

3.4 Charge due à la communication

Le système d'exploitation de la CPU met en permanence à disposition de la communication le pourcentage de la puissance de traitement totale de CPU que vous avez configuré (découpage en tranches de temps). Si la communication n'utilise pas cette puissance de traitement, elle est mise à disposition des autres tâches.

Vous pouvez régler la charge due à la communication entre 5 % et 50 % dans l'application de configuration matérielle. La valeur par défaut est 20 %.

Ce pourcentage est une valeur moyenne, autrement dit la charge due à la communication dans une tranche de temps peut être nettement supérieure à 20 %. Elle sera pour cela ramenée à quelques pour cents, voire à 0 %, dans la tranche de temps suivante. Cela est exprimé par la formule suivante :

$\text{temps de cycle effectif} = \text{temps de cycle} \times \frac{100}{100 - \text{"charge configurée pour la communication en \%"}}$ Arrondir le résultat à l'entier le plus proche !
--

Figure 3-4 Formule : influence de la charge due à la communication

Cohérence des données

Le programme utilisateur est interrompu pour le traitement de la communication. L'interruption peut survenir après toute instruction. Ces tâches de communication peuvent modifier les données utilisateur.

La cohérence des données ne peut donc pas être garantie sur plusieurs accès.

La méthode à suivre pour garantir une cohérence qui s'étende sur plusieurs instructions est décrite dans le manuel *Logiciel système pour S7-300/400, Fonctions standard et fonctions système* au chapitre *Généralités sur la communication S7 et la communication de base S7*.




Figure 3-5 Constitution d'une tranche de temps

Une partie négligeable du reste est utilisée par le système d'exploitation du S7-400 pour des tâches internes.

Exception CPU 41x-4H : Pour les CPU H, la charge due au système d'exploitation est prise en compte dans le facteur indiqué dans le tableau 3-5.

Exemple : 20 % de charge due à la communication

Vous avez configuré une charge de 20 % pour la communication dans l'application de configuration matérielle.

Le temps de cycle calculé vaut 10 ms.

20 % de charge due à la communication signifie qu'il reste en moyenne dans chaque tranche de temps 200 μ s pour la communication et 800 μ s pour le programme utilisateur. La CPU a par conséquent besoin de $10 \text{ ms} / 800 \mu\text{s} = 13$ tranches de temps pour traiter un cycle. Le temps de cycle réel vaut donc 13 fois 1 tranche de temps de 1 ms = 13 ms si la CPU épuise la charge configurée pour la communication.

Par conséquent, 20 % de communication ne prolongent pas le cycle linéairement de 2 ms, mais de 3 ms.

Exemple : 50 % de charge due à la communication

Vous avez configuré une charge de 50 % pour la communication dans l'application de configuration matérielle.

Le temps de cycle calculé vaut 10 ms.

Cela signifie qu'il reste 500 μ s dans chaque tranche de temps pour le cycle. La CPU a par conséquent besoin de $10 \text{ ms} / 500 \mu\text{s} = 20$ tranches de temps pour traiter un cycle. Le temps de cycle réel vaut donc 20 ms si la CPU épuise la charge configurée pour la communication.

50 % de charge due à la communication signifient qu'il reste dans chaque tranche de temps 500 μ s pour la communication et 500 μ s pour le programme utilisateur. La CPU a par conséquent besoin de $10 \text{ ms} / 500 \mu\text{s} = 20$ tranches de temps pour traiter un cycle. Le temps de cycle réel vaut donc 20 fois 1 tranche de temps de 1 ms = 20 ms si la CPU épuise la charge configurée pour la communication.

Par conséquent, 50 % de communication ne prolongent pas le cycle linéairement de 5 ms, mais de 10 ms.

Relation entre le temps de cycle réel et la charge due à la communication

La figure suivante représente la relation non linéaire entre le temps de cycle réel et la charge due à la communication. Nous avons pris un temps de cycle de 10 ms en guise d'exemple.




Figure 3-6 Relation entre le temps de cycle et la charge due à la communication

Autres effets sur le temps de cycle réel

En raison de la prolongation du temps de cycle par la portion dévolue à la communication, il se produit aussi, d'un point de vue statistique, plus d'événements asynchrones au sein d'un cycle de l'OB 1, par exemple des alarmes. Cela prolonge d'autant le cycle de l'OB 1. Cette prolongation dépend du nombre d'événements par cycle de l'OB 1 et de la durée de traitement de ces événements.

Remarques

- Vérifiez l'effet d'une modification de valeur du paramètre "Charge du cycle due à la communication" sur le fonctionnement de l'installation.
- La charge due à la communication doit être prise en compte lors du choix du temps de cycle maximal, sinon des erreurs de temps risquent de se produire.

Recommandations

- Adoptez si possible la valeur par défaut.
- N'augmentez cette valeur que si la CPU est utilisée principalement pour des tâches de communication et si la durée d'exécution du programme utilisateur n'est pas critique. Dans tous les autres cas, contentez-vous de réduire la valeur.

3.5 Temps de réponse

Définition du temps de réponse

Le temps de réponse est le temps qui sépare la détection d'un signal d'entrée et la modification du signal de sortie qui lui est lié.

Plage de variation

Le temps de réponse effectif est compris entre le temps de réponse le plus court et le temps de réponse le plus long. Lors de la configuration de votre installation, vous devez toujours prendre en compte le temps de réponse le plus long.

Nous allons considérer ci-après le temps de réponse le plus court et le temps de réponse le plus long, afin que vous puissiez vous faire une idée de la plage de variation du temps de réponse.

Facteurs

Le temps de réponse dépend du temps de cycle et des facteurs suivants :

- Retard des entrées et des sorties
- Temps de cycle DP supplémentaires dans le réseau PROFIBUS-DP
- Traitement dans le programme utilisateur

Retard des entrées/sorties

Vous devez tenir compte des retards suivants selon le module concerné :

- pour les entrées TOR : le retard des entrées
- pour entrées TOR compatibles avec les alarmes la temporisation d'entrée + temps de traitement interne au module
- pour les sorties TOR : retards négligeables
- pour les sorties à relais : retards typiques de 10 ms à 20 ms., le retard des sorties à relais dépend entre autres de la température et de la tension.
- pour les entrées analogiques : temps de cycle de l'acquisition analogique
- pour les sorties analogiques : temps de réponse de la sortie analogique

Les retards sont indiqués dans les caractéristiques techniques des modules de signaux.

Temps de cycle DP dans le réseau PROFIBUS-DP

Si vous avez configuré votre réseau PROFIBUS-DP avec *STEP 7*, le temps de cycle DP typique prévisionnel est calculé par *STEP 7*. Vous pouvez afficher le temps de cycle DP de votre configuration sur la PG dans les paramètres de bus.

La figure suivante donne une représentation graphique des temps de cycle DP. Nous supposons dans cet exemple que chaque esclave DP a en moyenne 4 octets.




Figure 3-7 Temps de cycle DP dans le réseau PROFIBUS-DP

Si vous exploitez un réseau PROFIBUS-DP comptant plusieurs maîtres, vous devez tenir compte du temps de cycle DP pour chaque maître. Vous devez par conséquent effectuer le calcul séparément pour chaque maître et réaliser la somme.

Temps de réponse le plus court

La figure suivante décrit les conditions qui permettent d'obtenir le temps de réponse le plus court.




Figure 3-8 Le temps de réponse le plus court

Calcul

Le temps de réponse (le plus court) est composé de :

- 1 × Temps de transfert de la mémoire image des entrées +
- 1 × Temps de transfert de la mémoire image des sorties +
- 1 × Temps d'exécution du programme +
- 1 × Temps de traitement du système d'exploitation au PCC +
- Retard des entrées et des sorties

Cela correspond à la somme du temps de cycle et du retard des entrées et des sorties.

Nota

Si la CPU et le module de signaux ne se trouvent pas dans le châssis de base, il faut encore additionner le double temps d'exécution du télégramme esclave DP (exécution du maître DP incluse).

Temps de réponse le plus long

La figure suivante montre comment le temps de réponse le plus long est obtenu.




Figure 3-9 Le temps de réponse le plus long

Calcul

Le temps de réponse (le plus long) est composé de :

- 2 × Temps de transfert de la mémoire image des entrées +
- 2 × Temps de transfert de la mémoire image des sorties +
- 2 × Temps de traitement du système d'exploitation +
- 2 × Temps d'exécution du programme +
- 2 × Temps d'exécution du télégramme DP (exécution du maître DP incluse) +
- Retard des entrées et des sorties

Cela correspond à la somme du double du temps de cycle, du retard des entrées et des sorties et du double du temps de cycle DP.

Accès directs à la périphérie

Vous pouvez obtenir des temps de réponse plus courts en utilisant des accès directs à la périphérie dans le programme utilisateur. Par exemple,

- L PEB ou
- T PAW.

vous permettent de contourner en partie les temps de réponse décrits plus haut.

Raccourcissement du temps de réponse

Le temps de réponse maximum est ainsi réduit à

- Retard des entrées et des sorties
- Temps d'exécution du programme utilisateur (peut être interrompu par le traitement d'alarmes de plus haute priorité)
- Temps d'exécution des accès directs
- 2 x temps de cycle DP

Le tableau suivant contient une liste des temps d'exécution des accès directs des CPU aux modules de signaux. Les temps indiqués sont des "valeurs idéales".

Tableau 3-8 Raccourcissement du temps de réponse

Type d'accès	CPU 412-1 412-2	CPU 414-2 414-3	CPU 416-2 416-3	CPU 417-4	CPU 41x-4H non redondante	CPU 41x-4H redondante
Lecture d'octet	2,6 µs	2,1 µs	2,0 µs	2,4 µs	34 µs	64 µs
Lecture de mot	4,1 µs	3,5 µs	3,4 µs	3,8 µs	37 µs	67 µs
Lecture de double mot	8,0 µs	7,0 µs	6,7 µs	7,6 µs	41 µs	71 µs
Écriture d'octet	2,7 µs	2,2 µs	2,1 µs	2,4 µs	29 µs	58 µs
Écriture de mot	4,2 µs	3,7 µs	3,6 µs	3,9 µs	32 µs	61 µs
Écriture de double mot	8,3 µs	7,4 µs	7,1 µs	7,8 µs	36 µs	65 µs
Lecture d'octet dans le châssis d'extension avec couplage à courte distance	11,6 µs	10,6 µs	5,3 µs	10,6 µs	—	—
Lecture d'octet dans le châssis d'extension avec couplage longue distance	17,2 µs	16,2 µs	10,1 µs	16,2 µs	—	—

Les temps indiqués ne concernent que les temps de traitement de la CPU et sont valables, sauf indication contraire, pour des modules de signaux dans le châssis de base.

Nota

Vous pouvez également obtenir des temps de réponse courts en utilisant des alarmes de processus, voir le paragraphe 3.8.

3.6 Calcul des temps de cycle et de réponse

Temps de cycle

1. Déterminez le temps d'exécution du programme utilisateur à l'aide de la liste des opérations.
2. Calculez et ajoutez le temps de transfert de la mémoire image. Vous trouverez les valeurs indicatives correspondantes dans le tableau 3-3.
3. Ajoutez le temps de traitement au point de contrôle de cycle. Vous trouverez les valeurs indicatives correspondantes dans le tableau 3-6.
4. CPU 417-4H : multipliez la valeur calculée par le facteur du tableau 3-5.

Le résultat ainsi obtenu est le temps de cycle.

Prolongation du temps de cycle par la communication et les alarmes

5. Multipliez le résultat par le facteur suivant :

$$\frac{100}{100 - \text{"charge configurée pour la communication en \%"}}$$

6. Calculez le temps d'exécution des sections de programme dédiées au traitement des alarmes à l'aide de la liste des opérations. Ajoutez-lui la valeur correspondante du tableau 3-7.
Multipliez cette valeur par le facteur obtenu à l'étape 4.
Ajoutez cette valeur au temps de cycle théorique autant de fois que le nombre d'alarmes qui ont été déclenchées ou devraient l'être pendant le temps de cycle.

Le résultat obtenu est une approximation du temps de cycle réel. Notez le résultat.

Tableau 3-9 Exemple de calcul du temps de réponse

Le temps de réponse le plus court	Le temps de réponse le plus long
7. Prenez maintenant en compte les retards des entrées et sorties et, le cas échéant, les temps de cycle DP dans le réseau PROFIBUS-DP.	7. Multipliez le temps de cycle réel par un facteur 2.
	8. Prenez-en compte maintenant les retards des entrées et sorties et les temps de cycle DP dans le réseau PROFIBUS-DP.
8. Le résultat obtenu est le <u>temps de réponse le plus court</u> .	9. Le résultat obtenu est le <u>temps de réponse le plus long</u> .

3.7 Exemples de calcul des temps de cycle et de réponse

Exemple I

Vous avez implanté un S7-400 avec les modules suivants dans le châssis de base :

- une CPU 414-2
- 2 modules d'entrées TOR SM 421; DI 32×DC 24 V (de 4 octets chaque en MI)
- 2 modules d'entrées TOR SM 422; DI 32×DC 24 V/ 0,5 A (de 4 octets chaque en MI)

Programme utilisateur

Le temps d'exécution de votre programme utilisateur est de 15 ms selon la liste des opérations.

Calcul du temps de cycle

Le temps de cycle de l'exemple résulte des temps suivants :

- Le facteur spécifique à la CPU étant 1,0, il reste un temps d'exécution du programme utilisateur d'environ :
15,0 ms
- Temps de transfert de la mémoire image
Mémoire image : $20 \mu\text{s} + 16 \text{ octets} \times 1,9 \mu\text{s} = \text{env. } \mathbf{0,05 \text{ ms}}$
- Temps de traitement du système d'exploitation au point de contrôle du cycle :
env. **0,17 ms**

Le temps de cycle est égal à la somme des temps indiqués :

$$\text{temps de cycle} = 15,0 \text{ ms} + 0,05 \text{ ms} + 0,17 \text{ ms} = \mathbf{15,22 \text{ ms.}}$$

Calcul du temps de cycle réel

- Prise en compte de la charge due à la communication (valeur par défaut : 20%):
 $15,22 \text{ ms} \times 100 / (100-20) = \mathbf{19,03 \text{ ms.}}$
- Il n'y a pas de traitement d'alarme.

La valeur arrondie du temps de cycle réel vaut ainsi **19 ms.**

Calcul du plus long temps de réponse

- Temps de réponse le plus long
 $19,03 \text{ ms} \times 2 = \mathbf{38,06 \text{ ms.}}$
- Le retard des entrées et sorties est négligeable.
- Tous les composants sont enfichés dans le châssis de base ; il n'est donc pas nécessaire de tenir compte des temps de cycle DP.
- Il n'y a pas de traitement d'alarme.

La valeur arrondie du plus long temps de réponse vaut ainsi **= 38 ms.**

Exemple II

Vous avez implanté un S7-400 avec les modules suivants :

- une CPU 414-2
- 4 modules d'entrées TOR SM 421; DI 32×DC 24 V (de 4 octets chaque en MI)
- 3 modules de sorties TOR SM 422; DO 16×DC 24 V/2A (de 2 octets en MI)
- 2 modules d'entrées analogiques SM 431; AI 8×13Bit (pas en MI)
- 2 modules de sorties analogiques SM 432; AO 8×13Bit (pas en MI)

Paramètres de la CPU

La CPU a été paramétrée comme suit :

- Charge du cycle due à la communication : 40 %

Programme utilisateur

Le temps d'exécution du programme utilisateur est de 10,0 ms selon la liste des opérations.

Calcul du temps de cycle

Le temps de cycle théorique de l'exemple résulte des temps suivants :

- Le facteur spécifique à la CPU étant égal à 1,0, il reste un temps d'exécution du programme utilisateur d'environ : **10,0 ms**
- Temps de transfert de la mémoire image
Mémoire image : $20 \mu\text{s} + 22 \text{ octets} \times 1,9 \mu\text{s} = \text{env. } \mathbf{0,06 \text{ ms}}$
- Temps de traitement du système d'exploitation au point de contrôle du cycle :
env. **0,17 ms**

Le temps de cycle est égal à la somme des temps indiqués :

$$\text{temps de cycle} = 10,0 \text{ ms} + 0,06 \text{ ms} + 0,17 \text{ ms} = \mathbf{10,23 \text{ ms.}}$$

Calcul du temps de cycle réel

- Prise en compte de la charge due à la communication :
 $10,23 \text{ ms} \times 100 / (100-40) = \mathbf{17,05 \text{ ms.}}$
- Une alarme horaire d'une durée d'exécution de 0,5 ms est déclenchée toutes les 100 ms. L'alarme peut être déclenchée au maximum une fois par cycle :
 $0,5 \text{ ms} + 0,35 \text{ ms (d'après le tableau 3-7)} = \mathbf{0,85 \text{ ms.}}$
Prise en compte de la charge due à la communication :
 $0,85 \text{ ms} \times 100 / (100-40) = \mathbf{1,42 \text{ ms.}}$
- $17,05 \text{ ms} + 1,42 \text{ ms} = \mathbf{18,47 \text{ ms.}}$

En tenant compte des tranches de temps, le temps de cycle réel vaut ainsi **19 ms.**

Calcul du temps de réponse le plus long

- Temps de réponse le plus long
 $19 \text{ ms} \times 2 = \mathbf{38 \text{ ms}}$.
- Retards des entrées et sorties
 - le module d'entrées TOR SM 421; DI 32×DC 24 V a un retard d'entrée de **4,8 ms** maximum par voie
 - le module de sorties TOR SM 422; DO 16×DC 24 V/2A a un retard de sortie négligeable.
 - le module d'entrées analogiques SM 431; AI 8×13Bit a été paramétré pour une réjection des perturbations de 50 Hz. Il en résulte un temps de conversion de 25 ms par voie. Etant donné que 8 voies sont actives, le temps de cycle du module d'entrées analogiques vaut **200 ms**.
 - Le module de sorties analogiques SM 432; AO 8×13Bit a été paramétré pour l'étendue de mesure 0 ...10V. Il en résulte un temps de conversion de **0,3 ms** par voie. Etant donné que 8 voies sont actives, le temps de cycle vaut 2,4 ms. Il faut lui ajouter la durée de la période transitoire pour une charge résistive, qui vaut 0,1 ms. Le temps de réponse pour une sortie analogique vaut donc **2,5 ms**.
- Tous les composants sont enfichés dans le châssis de base ; il n'est donc pas nécessaire de tenir compte des temps de cycle DP.
- **Cas 1** : la lecture d'un signal d'entrée TOR provoque la mise à 1 d'une voie de sortie du module de sorties TOR. Il en découle un temps de réponse de :
 temps de réponse = $38 \text{ ms} + 4,8 \text{ ms} = \mathbf{42,8 \text{ ms}}$.
- **Cas 2** : lecture d'une valeur analogique et sortie d'une valeur analogique. Il en découle un temps de réponse de :
 temps de réponse = $38 \text{ ms} + 200 \text{ ms} + 2,5 \text{ ms} = \mathbf{240,5 \text{ ms}}$.

3.8 Temps de réponse à une alarme

Définition du temps de réponse à une alarme

Le temps de réponse à une alarme est le temps qui sépare la première apparition d'un signal d'alarme et l'appel de la première instruction dans l'OB d'alarme.

Règle générale : les alarmes de plus haute priorité sont traitées en premier. Cela signifie que le temps de réponse à une alarme est prolongé du temps de traitement des OB d'alarme de priorité plus élevée et de celui des OB d'alarme de même priorité appelés précédemment et non encore traités (file d'attente).

Nota

Les temps de réponse aux alarmes peuvent être retardés par des tâches de lecture ou d'écriture avec une grande quantité de données (environ 460 octets).

Lors de la transmission des alarmes entre CPU et maître DP, une seule alarme de diagnostic **ou** de processus peut être actuellement signalée à un moment donné à partir d'une ligne DP.

Calcul

temps minimal de réponse à une alarme de la CPU	temps maximal de réponse à une alarme de la CPU
+ temps minimal de réponse à une alarme des modules de signaux	+ temps maximal de réponse à une alarme des modules de signaux
+ temps de cycle DP sur le PROFIBUS-DP	+ 2 * temps de cycle DP sur le PROFIBUS-DP
= le plus court temps de réponse à une alarme	= le plus long temps de réponse à une alarme

Figure 3-10 Calcul du temps de réponse à une alarme

Temps de réponse des CPU à une alarme de processus et à une alarme de diagnostic

Tableau 3-10 Temps de réponse aux alarmes de processus et alarmes de diagnostic ; temps de réponse maximum aux alarmes sans communication

CPU	Temps de réponse aux alarmes de process		Temps de réponse à une alarme de diagnostic	
	min.	max.	min.	max.
412-1/-2	360 µs	610 µs	440 µs	690 µs
414-2/-3	255 µs	435 µs	310 µs	490 µs
416-2/-3	210 µs	350 µs	250 µs	400 µs
417-4	255 µs	435 µs	310 µs	490 µs
41x-4H non redondante	270 µs	530 µs	325 µs	645 µs
41x-4H redondante	375 µs	690 µs	415 µs	780 µs

Prolongation par la communication du temps de réponse maximum à une alarme

Le temps de réponse max. à une alarme est prolongé si les fonctions de communication sont actives. La formule suivante permet de calculer cette prolongation :

CPU 412 : $tv = 200 \mu s + 1000 \mu s \times n\%$

CPU 414-417 : $tv = 100 \mu s + 1000 \mu s \times n\%$

CPU 41x-4H $tv = 100 \mu s + 1000 \mu s \times n\%$, nette prolongation possible

avec n = charge du cycle due à la communication

Modules de signaux

Le temps de réponse des modules de signaux à une alarme de processus se décompose comme suit :

- Module d'entrées TOR

Temps de réponse à une alarme de processus = temps de traitement interne d'alarme + retard des entrées

Ces temps sont indiqués dans la fiche technique du module d'entrées TOR correspondant.

- Module d'entrées analogiques

Temps de réponse à une alarme de processus = temps de traitement interne d'alarme + temps de conversion

Le temps de traitement interne d'alarme des modules d'entrées analogiques est négligeable. Les temps de conversion sont indiqués dans la fiche technique du module d'entrées analogiques correspondant.

Le temps de réponse d'un module de signaux à une alarme de diagnostic est le temps qui sépare la détection d'un événement de diagnostic par le module de signaux et le déclenchement de l'alarme de diagnostic par le module de signaux. Ce temps est négligeable.

Traitement d'alarme de processus

L'appel de l'OB 40 Alarme de processus lance le traitement d'alarme de processus. Les alarmes de priorité plus élevée interrompent le traitement d'alarme de processus, les accès directs à la périphérie sont effectués pendant le temps de traitement de l'instruction. Une fois le traitement d'une alarme de processus terminé, il y a soit poursuite du traitement du programme cyclique, soit appel et traitement d'autres OB d'alarme de même priorité ou de priorité inférieure.

3.9 Exemple de calcul du temps de réponse à une alarme

Composantes du temps de réponse à une alarme

Rappel : le temps de réponse à une alarme de processus est composé de :

- Temps de réponse de la CPU à une alarme de processus et
- Temps de réponse du module de signaux à une alarme de processus.
- $2 \times$ Temps de cycle DP sur le PROFIBUS-DP

Exemple : vous utilisez un S7-400 qui est constitué d'une CPU 416-2 et de 4 modules TOR dans le châssis de base. Un module d'entrées TOR est le SM 421; DI 16×UC 24/60 V; avec alarme de processus et alarme de diagnostic. Vous n'avez validé que l'alarme de processus dans le paramétrage de la CPU et du SM. Vous renoncez à un déclenchement par temporisation du traitement, du diagnostic et du traitement des erreurs. Vous avez paramétré un retard des entrées de 0,5 ms pour le module d'entrées TOR. Aucune opération n'est nécessaire au niveau du point de contrôle de cycle. Vous avez paramétré une charge du cycle due à la communication de 20 %.

Calcul

Le temps de réponse à une alarme de processus de l'exemple résulte des temps suivants :

- Temps de réponse à une alarme de processus de la CPU 416-2 : env. 0,35 ms
- Prolongation due à la communication selon la formule de la note sous le tableau 3-10 :

$$100 \mu\text{s} + 1000 \mu\text{s} \times 20\% = 300 \mu\text{s} = 0,3 \text{ ms}$$
- Temps de réponse à une alarme de processus du SM 421; DI 16×UC 24/60 V :
 - Temps de traitement interne d'alarme : 0.5 ms
 - Retard des entrées : 0,5 ms
- Etant donné que les modules de signaux sont enfichés dans le châssis de base, le temps de cycle DP sur le PROFIBUS-DP est sans objet.

Le temps de réponse à une alarme de processus est égal à la somme des temps indiqués :

Temps de réponse à une alarme de processus = 0,35 ms + 0,3 ms + 0,5 ms + 0,5 ms = ca.
1,65 ms.

Le temps de réponse à une alarme de processus ainsi calculé est le temps qui s'écoule entre l'application d'un signal sur l'entrée TOR et la première instruction dans l'OB 40.

3.10 Reproductibilité des alarmes temporisées et cycliques

Définition de la “reproductibilité”

Alarme temporisée :

L'intervalle de temps entre l'appel de la première instruction dans l'OB d'alarme et le temps de déclenchement programmé pour l'alarme.

Alarme cyclique :

La plage de variation de la durée qui sépare deux appels successifs, mesurée respectivement à partir des premières instructions respectives de l'OB d'alarme.

Reproductibilité

Le tableau 3-11 contient les reproductibilités des alarmes temporisées et des alarmes cycliques des CPU.

Tableau 3-11 Reproductibilité des alarmes temporisées et des alarmes cycliques des CPU

Module	Reproductibilité	
	Alarme temporisée	Alarme cyclique
CPU 412-1/-2	-770 µs / +330 µs	-40 µs / +40 µs
CPU 414-2/-3	-770 µs / +330 µs	-40 µs / +40 µs
CPU 416-2/-3	-770 µs / +330 µs	-40 µs / +40 µs
CPU 417-4	-770 µs / +330 µs	-40 µs / +40 µs
CPU 41x-4H non redondante	-750 µs / +400 µs	-850 µs / +850 µs
CPU 41x-4H redondante	-500 µs / +800 µs	-700 µs / +700 µs

Ces temps ne sont valables que si l'alarme peut être traitée à cet instant sans être retardée, par exemple, par des alarmes de plus haute priorité ou des alarmes de même priorité non encore traitées.

4

Caractéristiques techniques

Contenu de ce chapitre

Paragraphe	contient	Page
4.1	Caractéristiques techniques de la CPU 412-1; (6ES7412-1XF03-0AB0)	4-2
4.2	Caractéristiques techniques de la CPU 412-2; (6ES7412-2XG00-0AB0)	4-6
4.3	Caractéristiques techniques de la CPU 414-2; (6ES7414-2XG03-0AB0)	4-10
4.4	Caractéristiques techniques de la CPU 414-3; (6ES7414-3XJ00-0AB0)	4-14
4.5	Caractéristiques techniques de la CPU 416-2; (6ES7416-2XK02-0AB0, 6ES7416-2FK02-0AB0)	4-18
4.6	Caractéristiques techniques de la CPU 416-3; (6ES7416-3XL00-0AB0)	4-22
4.7	Caractéristiques techniques de la CPU 417-4; (6ES7417-4XL00-0AB0)	4-26
4.8	Caractéristiques techniques des cartes mémoire	4-30

4.1 Caractéristiques techniques de la CPU 412-1; (6ES7412-1XF03-0AB0)

CPU et version		Zones de données et leur rémanence	
MLFB	6ES7412-1XF03-0AB0	Zone de données rémanente totale (mémentos; temporisations; compteurs)	Mémoire totale de travail et de chargement (avec pile de sauvegarde)
• Version du microprogramme	v 3.1	Mémentos	4 Ko
Logiciel de programmation correspondant	à partir de STEP7 V 5.2	• Rémanence réglable	de Mo 0 à Mo 4095
Mémoire		• Rémanence préréglée	de Mo 0 à Mo 15
Mémoire de travail		Mémento de cycle	8 (1 octet de memento)
• Intégrée	48 Ko pour le code 48 Ko pour les données	Blocs de données	max. 511 (DB 0 réservé)
• Extensible	non	• Taille	max. 48 Ko
Mémoire de chargement		Données locales (réglables)	max. 8 Ko
• Intégrée	RAM 256 Ko	• Préréglée	4 Ko
• FEPRM extensible	par carte mémoire (FLASH) jusqu'à 64 Mo	Blocs	
• RAM extensible	par carte mémoire (RAM) jusqu'à 64 Mo	OB	Voir liste des opérations
Mise en mémoire tampon	oui	• Taille	max. 48 Ko
• par pile	Toutes données	Profondeur d'imbrication	
• sans pile	néant	• suivant classe de priorité	24
Temps d'exécution		• supplémentaire, à l'intérieur d'un OB d'erreur	2
Temps d'exécution pour		FB	max. 256
• Opérations sur bits	min. 0,2 µs	• Taille	max. 48 Ko
• Opérations sur mots	min. 0,2 µs	FC	max. 256
• Opérations arithmétiques sur nombres entiers	min. 0,2 µs	• Taille	max. 48 Ko
• Arithmétique en virgule flottante	min. 0,6 µs	Zones d'adresses (entrées/sorties)	
Temporisations/compteurs et leur rémanence		Zone totale d'adresses de périphérie	4 Ko/4 Ko
Compteurs de S7	256	• dont décentralisée	
• Rémanence réglable	de Z 0 à Z 255	Interface MPI/DP	2 Ko/2 Ko
• Préréglée	de Z 0 à Z 7	Pour chaque segment fonctionnant avec synchronisme d'horloge, c'est-à-dire pour chaque segment auquel un OB 61 a été affecté, les zones d'adresses de périphérie décentralisées sont divisées par deux.	
• Gamme de comptage	1 à 999	Mémoire image	4 Ko/4 Ko (réglable)
Compteur CEI	oui	• Préréglée	128 octets/128 octets
• Type	SFB	• Nombre de mémoires images partielles	max. 8
Temporisations S7	256	• Données cohérentes	max. 244 octets
• Rémanence réglable	de T 0 à T 255	Voies numériques	32768/32768
• Préréglée	pas de temporisations rémanentes	• dont centrales	32768/32768
• Gamme de temps	10 ms à 9990 s	Voies analogiques	2048/2048
Timer CEI	oui	• dont centrales	2048/2048
• Type	SFB		

Extension		Fonctions de signalisation de S7	
Stations centrales/stations d'extension	max. 1/21	Nombre de stations pouvant être activées pour les fonctions de signalisation (par exemple WIN CC ou SIMATIC OP)	max. 8
Fonctionnement multiprocesseur	max. 4 CPU (avec UR1 ou UR2)	Messages sur mnémonique	oui
Nombre d'IM enfichables (total)	max. 6	• Nombre de messages	
• IM 460	max. 6	– Total	max. 512
• IM 463-2	max. 4	– Grille de 100 ms	néant
Nombre de maîtres DP		– Grille de 500 ms	max. 256
• Intégrée	1	– Grille de 1000 ms	max. 256
• via IM 467	max. 4	• Nombre de valeurs additionnelles par message	1
• via CP	max. 10	– pour grille de 100 ms	néant
IM 467 non utilisable en même temps que CP 443-5 Ext.		– pour grille de 500, 1000 ms	1
Nombre de modules S5 enfichables par capsule d'adaptation (dans la station centrale)	max. 6	Messages de bloc	oui
Modules de fonction et processeurs de communication exploitables		• Blocs Alarm-S/SQ ou blocs Alarm-D/DQ simultanément activés	max. 70
• FM	Limité par le nombre d'emplacements et le nombre de liaisons	Blocs Alarm-8	oui
• CP 440	limité par le nombre d'emplacements	• Nombre de contrats de communication pour blocs Alarm-8 et blocs pour communication S7 (réglable)	max. 300
• CP 441	limité par le nombre de liaisons	• Préréglée	150
• Profibus und Ethernet CP inclus CP 443-5 Extended et IM 467	max. 14	Signalisation de contrôle-commande	oui
Heure		Nombre d'archives déclarables en même temps (SFB 37 AR_SEND)	4
Horloge	oui	Fonctions de test et de mise en service	
• Tamponnée	oui	Etat/forcer variable	oui
• Résolution	1 ms	• Variables	Entrées/sorties, mémentos, DB, entrées/sorties de périphérie, timers, compteurs
• Précision en cas de		• Nombre de variables	max. 70
– Mise hors tension	Dérive 1,7 s par jour	Forçage	oui
– Mise sous tension	Dérive 8,6 s par jour	• Variables	Entrées/sorties, mémentos, entrées/sorties de périphérie
Compteur d'heures de fonctionnement	8	• Nombre de variables	max. 64
• Numéro	0 à 7	Etat bloc	oui
• Valeurs admises	0 à 32767 heures	Pas unique	oui
• Granularité	1 heure	Tampon de diagnostic	oui
• Rémanent	oui	• Nombre des entrées	max. 200 (réglable)
Synchronisation d'horloge	oui	• Préréglée	120
• dans l'API, sur MPI et DP	comme maître ou esclave	Nombre de points d'arrêt	4
Différence d'heure dans le système à la synchronisation			
• Ethernet	maximal 10 ms		
• MPI	maximal 200 ms		

Communication	
Communication PG/OP	oui
Nombre d'OP connectables	16 sans traitement des messages, 8 avec traitement des messages
Nombre de ressources de liaison pour liaisons S7, pour toutes les interfaces et tous les CP	16, dont une réservée pour PG et OP respectivement
Communication globale de données	oui
• Nombre des cercles GD	max. 8
• Nombre des paquets de GD	
– Emetteur	max. 8
– Récepteur	max. 16
• Taille des paquets de GD	max. 64 octets
– dont cohérentes	1 variable
Communication de base S7	oui
• Données utiles par contrat	max. 76 octets
– dont cohérentes	16 octets
Communication S7	oui
• Données utiles par contrat	max. 64 Ko
– dont cohérentes	1 variable (462 octets)
Communication compatible S5	Oui (via CP max. 10 et FC AG_SEND et AG_RECV)
• Données utiles par contrat	max. 8 Ko
– dont cohérentes	240 octets
Communication standard (FMS)	Oui (via CP et FB chargeable)
Interfaces	
1ère interface	
Type d'interface	Intégrée
Physique	RS 485/Profibus
avec séparation de potentiel	oui
Alimentation en courant sur interface (15 à 30 V cc)	max. 150 mA
Nombre de ressources de liaison	MP I : 16 DP : 16
Fonctionnalités	
• MPI	oui
• PROFIBUS DP	maître DP/esclave DP

MPI	
• Services	
– Communication PG/OP	oui
– Routage	oui
– Communication globale de données	oui
– Communication de base S7	oui
– Communication S7	oui
• Vitesses de transmission	jusqu'à 12 MBauds
Maître DP	
• Services	
– Communication PG/OP	oui
– Routage	oui
– Equidistance	oui
– SYNC/FREEZE	oui
– Activation/désactivation esclaves DP	oui
• Vitesses de transmission	jusqu'à 12 MBauds
• Nombre d'esclaves DP	32 max.
• Zone d'adresses	max. 2 Ko entrées / 2 Ko sorties
• Données utiles par esclave DP	244 octets max. pour les entrées, 244 octets max. pour les sorties répartis sur 244 emplacements de 128 octets chaque
Esclave DP	
• Services	
– Etat/forcer ;	oui si interface active
– programmer;	oui si interface active
– Routage	oui si interface active
• Fichier GSD	http://www.ad.siemens.de/csi_e/gsd
• Vitesse de transmission	jusqu'à 12 MBauds
• Mémoire de transfert	244 octets entrées/ 244 octets sorties
– plages d'adresses	32 max.
– données utiles par plage d'adresses	32 octets max.
– dont cohérentes	32 octets

Programmation		Dimensions	
Langage de programmation	CONT, LOG, LIST, SCL	Cotes de montage L×H×P (mm)	25×290×219
Réserve d'opérations	Voir liste des opérations	Emplacements nécessaires	1
Niveaux de parenthèses	8	Poids	env. 0,72 kg
Fonctions système (SFC)	Voir liste des opérations	Tensions, courants	
Nombre de SFC actifs simultanément		Courant absorbé par le bus S7-400 (5 V cc)	typ. 1,5 A max. 1,6 A
• WR_REC	8	Consommation sur le bus S7-400 (24 V c.c.)	somme des consommations des composantes connectées à l'interface MPI/DP, toutefois 150 mA maximum par interface
• WR_PARM	8	La CPU ne consomme pas de courant depuis la tension 24 V ; elle se contente de la mettre à disposition de l'interface MPI/DP.	
• PARM_MOD	1	Courant de sauvegarde	typ. 40 µA max. 300 µA
• WR_DPARM	2	Temps de sauvegarde max.	environ 356 jours
• DPNRM_DG	8	Alimentation de la tension de sauvegarde externe sur la CPU	5 à 15 V cc
• RDSYSST	1 ... 8	Dissipation du module	typ. 7,5 W
• DP_TOPOL	1		
Blocs fonctionnels système (SFB)	Voir liste des opérations		
Nombre de SFB actifs simultanément			
• RD_REC	8		
• WR_REC	8		
Protection du programme utilisateur	Protection par mot de passe		
Accès à des données cohérentes dans la mémoire image	oui		
Synchronisme d'horloge			
Données utiles par esclave DP avec synchronisme d'horloge	128 octets max.		
Nombre max. d'octets et d'esclaves dans une mémoire image partielle	La règle suivante est à appliquer : Nombre d'octets / 100 + nombre d'esclaves < 11		
Equidistance	oui		
Plus petite cadence	5 ms 2,5 ms sans mise en oeuvre de la SFC 126, 127		
Temps de synchronisation CiR			
Charge de base	100 ms		
Temps par octet d'E/S	200 µs		

4.2 Caractéristiques techniques de la CPU 412-2; (6ES7412-2XG00-0AB0)

CPU et version		Zones de données et leur rémanence	
MLFB	6ES7412-2XG00-0AB0	Zone de données rémanente totale (mémentos; temporisations; compteurs)	Mémoire totale de travail et de chargement (avec pile tampon)
• Version du microprogramme	v 3.1	Mémentos	4 Ko
Logiciel de programmation correspondant	à partir de STEP7 V 5.2	• Rémanence réglable	de Mo 0 à Mo 4095
Mémoire		• Rémanence préréglée	de Mo 0 à Mo 15
Mémoire de travail		Mémento de cycle	8 (1 octet de memento)
• Intégrée	72 Ko pour le code 72 Ko pour les données	Blocs de données	max. 511 (DB 0 réservé)
• Extensible	non	• Taille	max. 64 Ko
Mémoire de chargement		Données locales (réglables)	max. 8 Ko
• Intégrée	RAM 256 Ko	• Préréglée	4 Ko
• FEPRM extensible	par carte mémoire (FLASH) jusqu'à 64 Mo	Blocs	
• RAM extensible	par carte mémoire (RAM) jusqu'à 64 Mo	OB	Voir liste des opérations
Mise en mémoire tampon	oui	• Taille	max. 64 Ko
• par pile	Toutes données	Profondeur d'imbrication	
• sans pile	néant	• suivant classe de priorité	24
Temps d'exécution		• supplémentaire, à l'intérieur d'un OB d'erreur	2
Temps d'exécution pour		FB	max. 256
• Opérations sur bits	min. 0,2 µs	• Taille	max. 64 Ko
• Opérations sur mots	min. 0,2 µs	FC	max. 256
• Opérations arithmétiques sur nombres entiers	min. 0,2 µs	• Taille	max. 64 Ko
• Arithmétique en virgule flottante	min. 0,6 µs	Zones d'adresses (entrées/sorties)	
Temps/compteurs et leur rémanence		Zone totale d'adresses de périphérie	4 Ko/4 Ko
Compteurs de S7	256	• dont décentralisée	
• Rémanence réglable	de Z 0 à Z 255	Interface MPI/DP	2 Ko/2 Ko
• Préréglée	de Z 0 à Z 7	Interface DP	4 Ko/4 Ko
• Gamme de comptage	1 à 999	Pour chaque segment fonctionnant avec synchronisme d'horloge, c'est-à-dire pour chaque segment auquel un OB 61 62 a été affecté, les zones d'adresses de périphérie décentralisée sont divisées par deux.	
Compteur CEI	oui	Mémoire image	4 Ko/4 Ko (réglable)
• Type	SFB	• Préréglée	128 octets/128 octets
Temps du S7	256	• Nombre de mémoires images partielles	max. 8
• Rémanence réglable	de T 0 à T 255	• Données cohérentes	max. 244 octets
• Préréglée	pas de temps rémanents	Voies numériques	32768/32768
• Gamme de temps	10 ms à 9990 s	• dont centrales	32768/32768
Timer CEI	oui	Voies analogiques	2048/2048
• Type	SFB	• dont centrales	2048/2048

Extension

Stations centrales/stations d'extension	max. 1/21
Fonctionnement multiprocesseur	max. 4 CPU (avec UR1 ou UR2)
Nombre d'IM enfichables (total)	max. 6
• IM 460	max. 6
• IM 463-2	max. 3
Nombre de maîtres DP	
• Intégrée	2
• via IM 467	max. 4
• via CP	max. 10
IM 467 non utilisable en même temps que CP 443-5 Extended	
Nombre de modules S5 enfichables par capsule d'adaptation (dans la station centrale)	max. 6
Modules de fonction et processeurs de communication exploitables	
• FM	Limité par le nombre d'emplacements et le nombre de liaisons
• CP 440	limité par le nombre d'emplacements
• CP 441	limité par le nombre de liaisons
• Profibus und Ethernet CP inclus CP 443-5 Extended et IM 467	max. 14
Heure	
Horloge	oui
• Tamponnée	oui
• Résolution	1 ms
• Précision en cas de	
– Mise hors tension	Dérive 1,7 s par jour
– Mise sous tension	Dérive 8,6 s par jour
Compteur d'heures de fonctionnement	8
• Numéro	0 à 7
• Valeurs admises	0 à 32767 heures
• Granularité	1 heure
• Rémanent	oui
Synchronisation d'horloge	oui
• dans l'API, sur MPI et DP	comme maître ou esclave
Différence d'heure dans le système à la synchronisation	
• Ethernet	maximal 10 ms
• MPI	maximal 200 ms

Fonctions de signalisation de S7	
Nombre de stations pouvant être activées pour les fonctions de signalisation (par exemple WIN CC ou SIMATIC OP)	max. 8
Messages sur mnémonique	oui
• Nombre de messages	
– Total	max. 512
– Grille de 100 ms	néant
– Grille de 500 ms	max. 256
– Grille de 1000 ms	max. 256
• Nombre de valeurs additionnelles par message	1
– pour grille de 100 ms	néant
– pour grille de 500, 1000 ms	1
Messages de bloc	oui
• Blocs Alarm-S/SQ ou blocs Alarm-D/DQ simultanément activés	max. 70
Blocs Alarm-8	oui
• Nombre de contrats de communication pour blocs Alarm-8 et blocs pour communication S7 (réglable)	max. 300
• Préréglée	150
Signalisation de contrôle-commande	oui
Nombre d'archives déclarables en même temps (SFB 37 AR_SEND)	4
Fonctions de test et de mise en service	
Etat/forcer variable	oui
• Variables	Entrées/sorties, mémentos, DB, entrées/sorties de périphérie, temps, compteurs
• Nombre de variables	max. 70
Forçage	oui
• Variables	Entrées/sorties, mémentos, entrées/sorties de périphérie
• Nombre	max. 64
Etat bloc	oui
Pas unique	oui
Tampon de diagnostic	oui
• Nombre des entrées	max. 400 (réglable)
• Préréglée	120
Nombre de points d'arrêt	4

Communication		MPI	
Communication PG/OP	oui	• Services	
Nombre d'OP connectables	16 sans traitement des messages, 8 avec traitement des messages	– Communication PG/OP	oui
Nombre de ressources de liaison pour liaisons S7, pour toutes les interfaces et tous les CP	16, dont une réservée pour PG et OP respectivement	– Routage	oui
Communication globale de données	oui	– Communication globale de données	oui
• Nombre des cercles GD	max. 8	– Communication de base S7	oui
• Nombre des paquets de GD		– Communication S7	oui
– Emetteur	max. 8	• Vitesses de transmission	jusqu'à 12 MBauds
– Récepteur	max. 16		
• Taille des paquets de GD	max. 64 octets		
– dont cohérentes	1 variable		
Communication de base S7	oui		
• Données utiles par contrat	max. 76 octets		
– dont cohérentes	16 octets		
Communication S7	oui		
• Données utiles par contrat	max. 64 Ko		
– dont cohérentes	1 variable (462 octets)		
Communication compatible S5	Oui (via CP max. 10 et FC AG_SEND et FC AG_RECV)		
• Données utiles par contrat	max. 8 Ko		
– dont cohérentes	240 octets		
Communication standard (FMS)	Oui (via CP et FB chargeable)		
Interfaces		Maître DP	
1ère interface		• Services	
Type d'interface	Intégrée	– Communication PG/OP	oui
Physique	RS 485/Profibus	– Routage	oui
avec séparation de potentiel	oui	– Equidistance	oui
Alimentation en courant sur interface (15 à 30 V cc)	max. 150 mA	– SYNC/FREEZE	oui
Nombre de ressources de liaison	MPI : 16 DP : 16	– Activation/désactivation esclaves DP	oui
Fonctionnalités		• Vitesses de transmission	jusqu'à 12 MBauds
• MPI	oui	• Nombre d'esclaves DP	32 max.
• PROFIBUS DP	maître DP/esclave DP	• Zone d'adresses	max. 2 Ko entrées / 2 Ko sorties
		• Données utiles par esclave DP	244 octets max. pour les entrées, 244 octets max. pour les sorties répartis sur 244 emplacements de 128 octets chaque
		Esclave DP	
		• Services	
		– Etat/forcer ;	oui si interface active
		– programmer;	oui si interface active
		– Routage	oui si interface active
		• Fichier GSD	http://www.ad.siemens.de/csi_e/gsd
		• Vitesse de transmission	jusqu'à 12 MBauds
		• Mémoire de transfert	244 octets entrées/ 244 octets sorties
		– plages d'adresses	32 max.
		– données utiles par plage d'adresses	32 octets max.
		– dont cohérentes	32 octets

2ème interface		Blocs fonctionnels système (SFB)	Voir liste des opérations
Type d'interface	Intégrée	Nombre de SFB actifs simultanément	
Physique	RS 485/Profibus	• RD_REC	8
avec séparation de potentiel	oui	• WR_REC	8
Alimentation en courant sur interface (15 à 30 V cc)	max. 150 mA	Protection du programme utilisateur	Protection par mot de passe
Nombre de ressources de liaison	16	Accès à des données cohérentes dans la mémoire image	oui
Fonctionnalités		Temps de synchronisation CiR	
• PROFIBUS DP	maître DP/esclave DP	Charge de base	100 ms
Maître DP		Temps par octet d'E/S	120 µs
• Services		Synchronisme d'horloge	
– Communication PG/OP	oui	Données utiles par esclave DP avec synchronisme d'horloge	128 octets max.
– Routage	oui	Nombre max. d'octets et d'esclaves dans une mémoire image partielle	La règle suivante est à appliquer : Nombre d'octets / 100 + nombre d'esclaves < 11
– Equidistance	oui	Equidistance	oui
– SYNC/FREEZE	oui	Plus petite cadence	5 ms
– Activation/désactivation esclaves DP	oui		2,5 ms sans mise en oeuvre de la SFC 126, 127
• Vitesses de transmission	jusqu'à 12 MBauds	Dimensions	
• Nombre d'esclaves DP	max. 64	Cotes de montage LxHxP (mm)	25x290x219
• Zone d'adresses	max. 4 Ko entrées / 4 Ko sorties	Emplacements nécessaires	1
• Données utiles par esclave DP	max. 244 octets entrées/ 244 octets sorties	Poids	env. 0,72 kg
Esclave DP		Tensions, courants	
Caractéristiques techniques comme 1ère interface		Courant absorbé par le bus S7-400 (5 V cc)	typ. 1,5 A max. 1,6 A
Programmation		Consommation sur le bus S7-400 (24 V c.c.)	somme des consommations des composantes connectées à l'interface MPI/DP, toutefois 150 mA maximum par interface
Langage de programmation	CONT, LOG, LIST, SCL	La CPU ne consomme pas de courant depuis la tension 24 V ; elle se contente de la mettre à disposition de l'interface MPI/DP.	
Réserve d'opérations	Voir liste des opérations	Courant de sauvegarde	typ. 40 µA max. 320 µA
Niveaux de parenthèses	8	Temps de sauvegarde max.	environ 356 jours
Fonctions système (SFC)	Voir liste des opérations	Alimentation de la tension de sauvegarde externe sur la CPU	5 à 15 V cc
Nombre de SFC actifs simultanément		Dissipation du module	typ. 7,5 W
• WR_REC	8		
• WR_PARM	8		
• PARM_MOD	1		
• WR_DPARM	2		
• DPNRM_DG	8		
• RDSYSST	1 ... 8		
• DP_TOPOL	1		

CPU utilisée comme esclave DP

Vous n'avez le droit d'utiliser la CPU qu'une fois comme esclave DP, même si la CPU a plusieurs interfaces.

4.3 Caractéristiques techniques de la CPU 414-2; (6ES7414-2XG03-0AB0)

CPU et version		Zones de données et leur rémanence	
MLFB	6ES7414-2XG03-0AB0	Zone de données rémanente totale (mémentos; temporisations; compteurs)	Mémoire totale de travail et de chargement (avec pile tampon)
• Version du microprogramme	v 3.1	Mémentos	8 Ko
Logiciel de programmation correspondant	à partir de STEP7 V 5.2	• Rémanence réglable	de Mo 0 à Mo 8191
Mémoire		• Rémanence préréglée	de Mo 0 à Mo 15
Mémoire de travail		Mémento de cycle	8 (1 octet de memento)
• Intégrée	128 Ko pour le code 128 Ko pour les données	Blocs de données	max. 4095 (DB 0 réservé)
• Extensible	non	• Taille	max. 64 Ko
Mémoire de chargement		Données locales (réglables)	max. 16 Ko
• Intégrée	RAM 256 Ko	• Préréglée	8 Ko
• FEPRM extensible	par carte mémoire (FLASH) jusqu'à 64 Mo	Blocs	
• RAM extensible	par carte mémoire (RAM) jusqu'à 64 Mo	OB	Voir liste des opérations
Mise en mémoire tampon	oui	• Taille	max. 64 Ko
• par pile	Toutes données	Profondeur d'imbrication	
• sans pile	néant	• suivant classe de priorité	24
Temps d'exécution		• supplémentaire, à l'intérieur d'un OB d'erreur	2
Temps d'exécution pour		FB	max 2048
• Opérations sur bits	min. 0,1 µs	• Taille	max. 64 Ko
• Opérations sur mots	min. 0,1 µs	FC	max 2048
• Opérations arithmétiques sur nombres entiers	min. 0,1 µs	• Taille	max. 64 Ko
• Arithmétique en virgule flottante	min. 0,6 µs	Zones d'adresses (entrées/sorties)	
Temporisations/compteurs et leur rémanence		Zone totale d'adresses de périphérie	8 Ko/8 Ko
Compteurs de S7	256	• dont décentralisée	
• Rémanence réglable	de Z 0 à Z 255	Interface MPI/DP	2 Ko/2 Ko
• Préréglée	de Z 0 à Z 7	Interface DP	6 Ko/6 Ko
• Gamme de comptage	1 à 999	Pour chaque segment fonctionnant avec synchronisme d'horloge, c'est-à-dire pour chaque segment auquel un OB 61 62 a été affecté, les zones d'adresses de périphérie décentralisée sont divisées par deux.	
Compteur CEI	oui	Mémoire image	8 Ko/8 Ko (réglable)
• Type	SFB	• Préréglée	256 octets/256 octets
Temporisations du S7	256	• Nombre de mémoires images partielles	max. 8
• Rémanence réglable	de T 0 à T 255	• Données cohérentes	max. 244 octets
• Préréglée	pas de temporisations rémanentes	Voies numériques	65536/65536
• Gamme de temps	10 ms à 9990 s	• dont centrales	65536/65536
Timer CEI	oui	Voies analogiques	4096/4096
• Type	SFB	• dont centrales	4096/4096

Extension		Fonctions de signalisation de S7	
Stations centrales/stations d'extension	max. 1/21	Nombre de stations pouvant être activées pour les fonctions de signalisation (par exemple WIN CC ou SIMATIC OP)	max. 8
Fonctionnement multiprocesseur	max. 4 CPU (avec UR1 ou UR2)	Messages sur mnémonique	oui
Nombre d'IM enfichables (total)	max. 6	- Nombre de messages - Total - Grille de 100 ms - Grille de 500 ms - Grille de 1000 ms	- max. 512 - max. 128 - max. 256 - max. 512
- IM 460 - IM 463-2	- max. 6 - max. 4	- Nombre de valeurs additionnelles par message - pour grille de 100 ms - pour grille de 500, 1000 ms	- max. 1 - max. 10
Nombre de maîtres DP		Messages de bloc	oui
- Intégrée - via IM 467 - via CP	2 - max. 4 - max. 10	Blocs Alarm-S/SQ ou blocs Alarm-D/DQ simultanément activés	max. 100
IM 467 non utilisable en même temps que CP 443-5 Ext.		Blocs Alarm-8	oui
Nombre de modules S5 enfichables par capsule d'adaptation (dans la station centrale)	max. 6	- Nombre de contrats de communication pour blocs Alarm-8 et blocs pour communication S7 (réglable) - Préréglée	- max. 600 300
Modules de fonction et processeurs de communication exploitables		Signalisation de contrôle-commande	oui
- FM - CP 440 - CP 441 - Profibus et Ethernet CP, LAN inclus CP 443-5 Extended et IM 467	- Limité par le nombre d'emplacements et le nombre de liaisons - limité par le nombre d'emplacements - limité par le nombre de liaisons - max. 14	Nombre d'archives déclarables en même temps (SFB 37 AR_SEND)	16
Heure		Fonctions de test et de mise en service	
Horloge	oui	Etat/forcer variable	oui
- Tamponnée - Résolution - Précision en cas de - Mise hors tension - Mise sous tension	- oui 1 ms - Dérive 1,7 s par jour - Dérive 8,6 s par jour	- Variables - Nombre de variables	- Entrées/sorties, mémentos, DB, entrées/sorties de périphérie, temps, compteurs - max. 70
Compteur d'heures de fonctionnement	8	Forçage	oui
- Numéro - Valeurs admises - Granularité - Rémanent	0 à 7 0 à 32767 heures 1 heure - oui	- Variables - Nombre de variables	- Entrées/sorties, mémentos, entrées/sorties de périphérie - max. 256
Synchronisation d'horloge	oui	Etat bloc	oui
dans l'API, sur MPI et DP	comme maître ou esclave	Pas unique	oui
Différence d'heure dans le système à la synchronisation		Tampon de diagnostic	oui
- Ethernet - MPI	- maximal 10 ms - maximal 200 ms	- Nombre des entrées - Préréglée	- max. 400 (réglable) 120
		Nombre de points d'arrêt	4

Communication		MPI	
Communication PG/OP	oui	Services	
Nombre d'OP connectables	31 sans traitement des messages, 8 avec traitement des messages	• Communication PG/OP	oui
Nombre de ressources de liaison pour liaisons S7, pour toutes les interfaces et tous les CP	32, dont une réservée pour PG et OP respectivement	– Routage	oui
Communication globale de données	oui	– Communication globale de données	oui
• Nombre des cercles GD	max. 8	– Communication de base S7	oui
• Nombre des paquets de GD		– Communication S7	oui
– Emetteur	max. 8	• Vitesses de transmission	jusqu'à 12 MBauds
– Récepteur	max. 16	Maître DP	
• Taille des paquets de GD	max. 64 octets	• Services	
– dont cohérentes	1 variable	– Communication PG/OP	oui
Communication de base S7	oui	– Routage	oui
• Données utiles par contrat	max. 76 octets	– Equidistance	oui
– dont cohérentes	16 octets	– SYNC/FREEZE	oui
Communication S7	oui	– Activation/désactivation esclaves DP	oui
• Données utiles par contrat	max. 64 Ko	• Vitesses de transmission	jusqu'à 12 MBauds
– dont cohérentes	1 variable (462 octets)	• Nombre d'esclaves DP	32 max.
Communication compatible S5	Oui (via CP max. 10 et FC AG_SEND et FC AG_RECV)	• Zone d'adresses	max. 2 Ko entrées / 2 Ko sorties
• Données utiles par contrat	max. 8 Ko	• Données utiles par esclave DP	244 octets max. pour les entrées, 244 octets max. pour les sorties répartis sur 244 emplacements de 128 octets chaque
– dont cohérentes	240 octets	Esclave DP	
Communication standard (FMS)	Oui (via CP et FB chargeables)	• Services	
Interfaces		– Etat/forcer ;	oui si interface active
1ère interface		– programmer;	oui si interface active
Type d'interface	Intégrée	– Routage	oui si interface active
Physique	RS 485/Profibus	• Fichier GSD	http://www.ad.siemens.de/csi_e/gsd
avec séparation de potentiel	oui	• Vitesse de transmission	jusqu'à 12 MBauds
Alimentation en courant sur interface (15 à 30 V cc)	max. 150 mA	• Mémoire de transfert	244 octets entrées/ 244 octets sorties
Nombre de ressources de liaison	MPI : 32 DP : 16	– plages d'adresses	32 max.
Fonctionnalités		– données utiles par plage d'adresses	32 octets max.
• MPI	oui	– dont cohérentes	32 octets
• PROFIBUS DP	maître DP/esclave DP		

2ème interface			
Type d'interface	Intégrée	• DPNRM_DG	8
Physique	RS 485/Profibus	• RDSYSST	1 ... 8
avec séparation de potentiel	oui	• DP_TOPOL	1
Alimentation en courant sur interface (15 à 30 V cc)	max. 150 mA	Blocs fonctionnels système (SFB)	Voir liste des opérations
Nombre de ressources de liaison	16	Nombre de SFB actifs simultanément	
Fonctionnalités		• RD_REC	8
• PROFIBUS DP	maître DP/esclave DP	• WR_REC	8
Maître DP		Protection du programme utilisateur	Protection par mot de passe
• Services		Accès à des données cohérentes dans la mémoire image	oui
– Communication PG/OP	oui	Temps de synchronisation CiR	
– Routage	oui	Charge de base	100 ms
– Equidistance	oui	Temps par octet d'E/S	120 µs
– SYNC/FREEZE	oui	Synchronisme d'horloge	
– Activation/désactivation esclaves DP	oui	Données utiles par esclave DP avec synchronisme d'horloge	128 octets max.
• Vitesses de transmission	jusqu'à 12 MBauds	Nombre max. d'octets et d'esclaves dans une mémoire image partielle	La règle suivante est à appliquer : Nombre d'octets / 50 + nombre d'esclaves < 20
• Nombre d'esclaves DP	max. 96	Equidistance	oui
• Zone d'adresses	max. 6 Ko entrées / 6 Ko sorties	Plus petite cadence	5 ms 2,5 ms sans mise en oeuvre de la SFC 126, 127
• Données utiles par esclave DP	selon l'esclave DP, mais max. 128 octets entrées/ 128 octets sorties	Dimensions	
Esclave DP		Cotes de montage LxHxP (mm)	25x290x219
comme 1ère interface		Emplacements nécessaires	1
Programmation		Poids	env. 0,72 kg
Langage de programmation	CONT, LOG, LIST, SCL	Tensions, courants	
Réserve d'opérations	Voir liste des opérations	Courant absorbé par le bus S7-400 (5 V cc)	typ. 1,5 A max. 1,6 A
Niveaux de parenthèses	8	Consommation sur le bus S7-400 (24 V c.c.)	somme des consommations des composantes connectées à l'interface
Fonctions système (SFC)	Voir liste des opérations	La CPU ne consomme pas de courant depuis la tension 24 V ; elle se contente de la mettre à disposition de l'interface MPI/DP.	MPI/DP, toutefois 150 mA maximum par interface
Blocs fonctionnels système (SFB)	Voir liste des opérations	Courant de sauvegarde	typ. 40 µA max. 380 µA
Nombre de SFC actifs simultanément		Temps de sauvegarde max.	environ 356 jours
• WR_REC	8	Alimentation de la tension de sauvegarde externe sur la CPU	5 à 15 V cc
• WR_PARM	8	Dissipation du module	typ. 7,5 W
• PARM_MOD	1		
• WR_DPARM	2		

CPU utilisée comme esclave DP

Vous n'avez le droit d'utiliser la CPU qu'une fois comme esclave DP, même si la CPU a plusieurs interfaces.

4.4 Caractéristiques techniques de la CPU 414-3; (6ES7414-3XJ00-0AB0)

CPU et version		Zones de données et leur rémanence	
MLFB	6ES7414-3XJ00-0AB0	Zone de données rémanente totale (mémentos; temporisations; compteurs)	Mémoire totale de travail et de chargement (avec pile tampon)
• Version du microprogramme	v 3.1	Mémentos	8 Ko
Logiciel de programmation correspondant	à partir de STEP7 V 5.2	• Rémanence réglable	de Mo 0 à Mo 8191
Mémoire		• Rémanence préréglée	de Mo 0 à Mo 15
Mémoire de travail		Mémento de cycle	8 (1 octet de memento)
• Intégrée	384 Ko pour le code 384 Ko pour les données	Blocs de données	max. 4095 (DB 0 réservé)
• Extensible	non	• Taille	max. 64 Ko
Mémoire de chargement		Données locales (réglables)	max. 16 Ko
• Intégrée	RAM 256 Ko	• Préréglée	8 Ko
• FEPRM extensible	par carte mémoire (FLASH) jusqu'à 64 Mo	Blocs	
• RAM extensible	par carte mémoire (RAM) jusqu'à 64 Mo	OB	Voir liste des opérations
Mise en mémoire tampon	oui	• Taille	max. 64 Ko
• par pile	Toutes données	Profondeur d'imbrication	
• sans pile	néant	• suivant classe de priorité	24
Temps d'exécution		• supplémentaire, à l'intérieur d'un OB d'erreur	2
Temps d'exécution pour		FB	max 2048
• Opérations sur bits	min. 0,1 µs	• Taille	max. 64 Ko
• Opérations sur mots	min. 0,1 µs	FC	max 2048
• Opérations arithmétiques sur nombres entiers	min. 0,1 µs	• Taille	max. 64 Ko
• Arithmétique en virgule flottante	min. 0,6 µs	Zones d'adresses (entrées/sorties)	
Temps/compteurs et leur rémanence		Zone totale d'adresses de périphérie	8 Ko/8 Ko
Compteurs de S7	256	• dont décentralisée	
• Rémanence réglable	de Z 0 à Z 255	Interface MPI/DP	2 Ko/2 Ko
• Préréglée	de Z 0 à Z 7	Interface DP	6 Ko/6 Ko
• Gamme de comptage	1 à 999	Pour chaque segment fonctionnant avec synchronisme d'horloge, c'est-à-dire pour chaque segment auquel un OB 61 ...63 a été affecté, les zones d'adresses de périphérie décentralisée sont divisées par deux.	
Compteur CEI	oui	Mémoire image	8 Ko/8 Ko (réglable)
• Type	SFB	• Préréglée	256 octets/256 octets
Temps du S7	256	• Nombre de mémoires images partielles	max. 8
• Rémanence réglable	de T 0 à T 255	• Données cohérentes	max. 244 octets
• Préréglée	pas de temps rémanents	Voies numériques	65536/65536
• Gamme de temps	10 ms à 9990 s	• dont centrales	65536/65536
Timer CEI	oui	Voies analogiques	4096/4096
• Type	SFB	• dont centrales	4096/4096

Extension		Fonctions de signalisation de S7	
Stations centrales/stations d'extension	max. 1/21	Nombre de stations pouvant être activées pour les fonctions de signalisation (par exemple WIN CC ou SIMATIC OP)	max. 8
Fonctionnement multiprocesseur	max. 4 CPU (avec UR1 ou UR2)	Messages sur mnémonique	oui
Nombre d'IM enfichables (total)	max. 6	• Nombre de messages	
• IM 460	max. 6	– Total	max. 512
• IM 463-2	max. 4	– Grille de 100 ms	max. 128
Nombre de maîtres DP		– Grille de 500 ms	max. 256
• Intégrée	2	– Grille de 1000 ms	max. 512
• via IF 964-DP	1	• Nombre de valeurs additionnelles par message	
• via IM 467	max. 4	– pour grille de 100 ms	max. 1
• via CP	max. 10	– pour grille de 500, 1000 ms	max. 10
IM 467 non utilisable en même temps que CP 443-5 Ext.		Messages de bloc	oui
Nombre de modules S5 enfichables par capsule d'adaptation (dans la station centrale)	max. 6	• Blocs Alarm-S/SQ ou blocs Alarm-D/DQ simultanément activés	max. 100
Modules de fonction et processeurs de communication exploitables		Blocs Alarm-8	oui
• FM	Limité par le nombre d'emplacements et le nombre de liaisons	• Nombre de contrats de communication pour blocs Alarm-8 et blocs pour communication S7 (réglable)	max. 600
• CP 440	limité par le nombre d'emplacements	• Préréglée	300
• CP 441	limité par le nombre de liaisons	Signalisation de contrôle-commande	oui
• Profibus und Ethernet CP inclus CP 443-5 Extended et IM 467	max. 14	Nombre d'archives déclarables en même temps (SFB 37 AR_SEND)	16
Heure		Fonctions de test et de mise en service	
Horloge	oui	Etat/forcer variable	oui
• Tamponnée	oui	• Variables	Entrées/sorties, mémentos, DB, entrées/sorties de périphérie, temps, compteurs
• Résolution	1 ms	• Nombre de variables	max. 70
• Précision en cas de		Forçage	oui
– Mise hors tension	Dérive 1,7 s par jour	• Variables	Entrées/sorties, mémentos, entrées/sorties de périphérie
– Mise sous tension	Dérive 8,6 s par jour	• Nombre de variables	max. 256
Compteur d'heures de fonctionnement	8	Etat bloc	oui
• Numéro	0 à 7	Pas unique	oui
• Valeurs admises	0 à 32767 heures	Tampon de diagnostic	oui
• Granularité	1 heure	• Nombre des entrées	max. 3200 (réglable)
• Rémanent	oui	• Préréglée	120
Synchronisation d'horloge	oui	Nombre de points d'arrêt	4
• dans l'API, sur MPI, DP et IF 964 DP	comme maître ou esclave		
Différence d'heure dans le système à la synchronisation			
• Ethernet	maximal 10 ms		
• MPI	maximal 200 ms		

Communication		
Communication PG/OP	oui	
Nombre d'OP connectables	31 sans traitement des messages, 8 avec traitement des messages	
Nombre de ressources de liaison pour liaisons S7, pour toutes les interfaces et tous les CP	32, dont une réservée pour PG et OP respectivement	
Communication globale de données	oui	
• Nombre des cercles GD	max. 8	
• Nombre des paquets de GD		
– Emetteur	max. 8	
– Récepteur	max. 16	
• Taille des paquets de GD	max. 64 octets	
– dont cohérentes	1 variable	
Communication de base S7	oui	
• Données utiles par contrat	max. 76 octets	
– dont cohérentes	16 octets	
Communication S7	oui	
• Données utiles par contrat	max. 64 Ko	
– dont cohérentes	1 variable (462 octets)	
Communication compatible S5	Oui (via CP max. 10 et FC AG_SEND et FC AG_RECV)	
• Données utiles par contrat	max. 8 Ko	
– dont cohérentes	240 octets	
Communication standard (FMS)	Oui (via CP et FB chargeables)	
Interfaces		
1ère interface		
Type d'interface	Intégrée	
Physique	RS 485/Profibus	
avec séparation de potentiel	oui	
Alimentation en courant sur interface (15 à 30 V cc)	max. 150 mA	
Nombre de ressources de liaison	MPI : 32 DP : 16	
Fonctionnalités		
• MPI	oui	
• PROFIBUS DP	maître DP/esclave DP	
MPI		
• Services		
– Communication PG/OP	oui	
– Routage	oui	
– Communication globale de données	oui	
– Communication de base S7	oui	
– Communication S7	oui	
• Vitesses de transmission	jusqu'à 12 MBauds	
Maître DP		
• Services		
– Communication PG/OP	oui	
– Routage	oui	
– Equidistance	oui	
– SYNC/FREEZE	oui	
– Activation/désactivation esclaves DP	oui	
• Vitesses de transmission	jusqu'à 12 MBauds	
• Nombre d'esclaves DP	32 max.	
• Zone d'adresses	max. 2 Ko entrées / 2 Ko sorties	
• Données utiles par esclave DP	244 octets max. pour les entrées, 244 octets max. pour les sorties répartis sur 244 emplacements de 128 octets chaque	
Esclave DP		
• Services		
– Etat/forcer ;	oui si interface active	
– programmer;	oui si interface active	
– Routage	oui si interface active	
• Fichier GSD	http://www.ad.siemens.de/csi_e/gsd	
• Vitesse de transmission	jusqu'à 12 MBauds	
• Mémoire de transfert	244 octets entrées/ 244 octets sorties	
– plages d'adresses	32 max.	
– données utiles par plage d'adresses	32 octets max.	
– dont cohérentes	32 octets	
2ème interface		
Type d'interface	Intégrée	
Physique	RS 485/Profibus	
avec séparation de potentiel	oui	
Alimentation en courant sur interface (15 à 30 V cc)	max. 150 mA	
Nombre de ressources de liaison	16	

Fonctionnalités		Blocs fonctionnels système (SFB)	Voir liste des opérations
• PROFIBUS DP	maître DP/esclave DP	Nombre de SFB actifs simultanément	
Maître DP		• RD_REC	8
• Services		• WR_REC	8
– Communication PG/OP	oui	Protection du programme utilisateur	Protection par mot de passe
– Routage	oui	Accès à des données cohérentes dans la mémoire image	oui
– Equidistance	oui		
– SYNC/FREEZE	oui		
– Activation/désactivation esclaves DP	oui		
• Vitesses de transmission	jusqu'à 12 MBauds		
• Nombre d'esclaves DP	max. 96		
• Zone d'adresses	max. 6 Ko entrées / 6 Ko sorties		
• Données utiles par esclave DP	selon l'esclave DP, mais max. 128 octets entrées/ 128 octets sorties		
Esclave DP		Temps de synchronisation CiR	
comme 1ère interface		Charge de base	100 ms
3ème interface		Temps par octet d'E/S	120 µs
Type d'interface	Module d'interface enfichable	Synchronisme d'horloge	
Module d'interface utilisable	IF-964-DP	Données utiles par esclave DP avec synchronisme d'horloge	128 octets max.
Propriétés techniques comme 2ème interface		Nombre max. d'octets et d'esclaves dans une mémoire image partielle	La règle suivante est à appliquer : Nombre d'octets / 50 + nombre d'esclaves < 20
		Equidistance	oui
		Plus petite cadence	5 ms 2,5 ms sans mise en oeuvre de la SFC 126, 127
Programmation		Dimensions	
Langage de programmation	CONT, LOG, LIST, SCL	Cotes de montage LxHxP (mm)	50x290x219
Réserve d'opérations	Voir liste des opérations	Emplacements nécessaires	2
Niveaux de parenthèses	8	Poids	env. 1,07 kg
Fonctions système (SFC)	Voir liste des opérations	Tensions, courants	
Nombre de SFC actifs simultanément		Courant absorbé par le bus S7-400 (5 V cc)	typ. 1,5 A max. 1,6 A
• WR_REC	8	Consommation sur le bus S7-400 (24 V c.c.)	somme des consommations des composantes connectées à l'interface MPI/DP, toutefois 150 mA maximum par interface
• WR_PARM	8	La CPU ne consomme pas de courant depuis la tension 24 V ; elle se contente de la mettre à disposition de l'interface MPI/DP.	
• PARM_MOD	1		
• WR_DPARM	2	Courant de sauvegarde	typ. 40 µA max. 420 µA
• DPNRM_DG	8	Temps de sauvegarde max.	environ 356 jours
• RDSYSST	1 ... 8	Alimentation de la tension de sauvegarde externe sur la CPU	5 à 15 V cc
• DP_TOPOL	1	Dissipation du module	typ. 7,5 W

CPU utilisée comme esclave DP

Vous n'avez le droit d'utiliser la CPU qu'une fois comme esclave DP, même si la CPU a plusieurs interfaces.

4.5 Caractéristiques de la CPU 416-2; (6ES7416-2XK02-0AB0, 6ES7416-2FK02-0AB0)

CPU et version		Zones de données et leur rémanence	
MLFB	6ES7416-2XK02-0AB0	Zone de données rémanente totale (mémentos; temporisations; compteurs)	Mémoire totale de travail et de chargement (avec pile tampon)
• Version du microprogramme	v 3.1	Mémentos	16 Ko
Logiciel de programmation correspondant	à partir de STEP7 V 5.2	• Rémanence réglable	de Mo 0 à Mo 16383
Mémoire		• Rémanence préréglée	de Mo 0 à Mo 15
Mémoire de travail		Mémento de cycle	8 (1 octet de memento)
• Intégrée	0,8 Ko pour le code 0,8 Ko pour les données	Blocs de données	max. 4095 (DB 0 réservé)
• Extensible	non	• Taille	max. 64 Ko
Mémoire de chargement		Données locales (réglables)	max. 32 Ko
• Intégrée	RAM 256 Ko	• Préréglée	16 Ko
• FEPRM extensible	par carte mémoire (FLASH) jusqu'à 64 Mo	Blocs	
• RAM extensible	par carte mémoire (RAM) jusqu'à 64 Mo	OB	Voir liste des opérations
Mise en mémoire tampon	oui	• Taille	max. 64 Ko
• par pile	Toutes données	Profondeur d'imbrication	
• sans pile	néant	• suivant classe de priorité	24
Temps d'exécution		• supplémentaire, à l'intérieur d'un OB d'erreur	2
Temps d'exécution pour		FB	max. 2048
• Opérations sur bits	min. 0,08 µs	• Taille	max. 64 Ko
• Opérations sur mots	min. 0,08 µs	FC	max 2048
• Opérations arithmétiques sur nombres entiers	min. 0,08 µs	• Taille	max. 64 Ko
• Arithmétique en virgule flottante	min. 0,48 µs	Zones d'adresses (entrées/sorties)	
Temps/compteurs et leur rémanence		Zone totale d'adresses de périphérie	16 Ko/16 Ko
Compteurs de S7	512	• dont décentralisée	
• Rémanence réglable	de Z 0 à Z 511	Interface MPI/DP	2 Ko/2 Ko
• Préréglée	de Z 0 à Z 7	Interface DP	8 Ko/8 Ko
• Gamme de comptage	1 à 999	Pour chaque segment fonctionnant avec synchronisme d'horloge, c'est-à-dire pour chaque segment auquel un OB 61 62 a été affecté, les zones d'adresses de périphérie décentralisée sont divisées par deux.	
Compteur CEI	oui	Mémoire image	16 Ko/16 Ko (réglable)
• Type	SFB	• Préréglée	512 octets/512 octets
Temps du S7	512	• Nombre de mémoires images partielles	max. 8
• Rémanence réglable	de T 0 à T 511	• Données cohérentes	max. 244 octets
• Préréglée	pas de temps rémanents	Voies numériques	131072/131072
• Gamme de temps	10 ms à 9990 s	• dont centrales	131072/131072
Timer CEI	oui	Voies analogiques	8192/8192
• Type	SFB	• dont centrales	8192/8192

Extension		Fonctions de signalisation de S7	
Stations centrales/stations d'extension	max. 1/21	Nombre de stations pouvant être activées pour les fonctions de signalisation (par exemple WIN CC ou SIMATIC OP)	max. 12
Fonctionnement multiprocesseur	max. 4 CPU (avec UR1 ou UR2)	Messages sur mnémonique	oui
Nombre d'IM enfichables (total)	max. 6	- Nombre de messages - Total - Grille de 100 ms - Grille de 500 ms - Grille de 1000 ms	- max. 1024 - max. 128 - max. 512 - max. 1024
- IM 460 - IM 463-2	- max. 6 - max. 4	- Nombre de valeurs additionnelles par message - pour grille de 100 ms - pour grille de 500, 1000 ms	- max. 1 - max. 10
Nombre de maîtres DP		Messages de bloc	oui
- Intégrée - via IM 467 - via CP	2 - max. 4 - max. 10	Blocs Alarm-S/SQ ou blocs Alarm-D/DQ simultanément activés	max. 200
IM 467 non utilisable en même temps que CP 443-5 Ext.		Blocs Alarm-8	oui
Nombre de modules S5 enfichables par capsule d'adaptation (dans la station centrale)	max. 6	- Nombre de contrats de communication pour blocs Alarm-8 et blocs pour communication S7 (réglable) - Préréglée	- max. 1800 600
Modules de fonction et processeurs de communication exploitables		Signalisation de contrôle-commande	oui
- FM - CP 440 - CP 441 - Profibus und Ethernet CP inclus CP 443-5 Extended et IM 467	- Limité par le nombre d'emplacements et le nombre de liaisons - limité par le nombre d'emplacements - limité par le nombre de liaisons - max. 14	Nombre d'archives déclarables en même temps (SFB 37 AR_SEND)	32
Heure		Fonctions de test et de mise en service	
Horloge	oui	Etat/forcer variable	oui
- Tamponnée - Résolution - Précision en cas de - Mise hors tension - Mise sous tension	- oui 1 ms - Dérive 1,7 s par jour - Dérive 8,6 s par jour	- Variables - Nombre de variables	- Entrées/sorties, mémentos, DB, entrées/sorties de périphérie, temps, compteurs - max. 70
Compteur d'heures de fonctionnement	8	Forçage	oui
- Numéro - Valeurs admises - Granularité - Rémanent	0 à 7 0 à 32767 heures 1 heure - oui	- Variables - Nombre de variables	- Entrées/sorties, mémentos, entrées/sorties de périphérie - max. 512
Synchronisation d'horloge	oui	Etat bloc	oui
dans l'API, sur MPI et DP	comme maître ou esclave	Pas unique	oui
Différence d'heure dans le système à la synchronisation		Tampon de diagnostic	oui
- Ethernet - MPI	- maximal 10 ms - maximal 200 ms	- Nombre des entrées - Préréglée	- max. 3200 (réglable) 120
		Nombre de points d'arrêt	4

Communication		MPI	
Communication PG/OP	oui	• Services	
Nombre d'OP connectables	63 sans traitement des messages 12 avec traitement des messages	– Communication PG/OP	oui
Nombre de ressources de liaison pour liaisons S7, pour toutes les interfaces et tous les CP	64, dont une réservée pour PG et OP respectivement	– Routage	oui
Communication globale de données	oui	– Communication globale de données	oui
• Nombre des cercles GD	max. 16	– Communication de base S7	oui
• Nombre des paquets de GD		– Communication S7	oui
– Emetteur	max. 16	• Vitesses de transmission	jusqu'à 12 MBauds
– Récepteur	32 max.		
• Taille des paquets de GD	max. 64 octets		
– dont cohérentes	1 variable		
Communication de base S7	oui		
• Données utiles par contrat	max. 76 octets		
– dont cohérentes	16 octets		
Communication S7	oui		
• Données utiles par contrat	max. 64 Ko		
– dont cohérentes	1 variable (462 octets)		
Communication compatible S5	Oui (via CP max. 10 et FC AG_SEND et AG_RECV)		
• Données utiles par contrat	max. 8 Ko		
– dont cohérentes	240 octets		
Communication standard (FMS)	Oui (via CP et FB chargeable)		
Interfaces		Maître DP	
1ère interface		• Services	
Type d'interface	Intégrée	– Communication PG/OP	oui
Physique	RS 485/Profibus	– Routage	oui
avec séparation de potentiel	oui	– Equidistance	oui
Alimentation en courant sur interface (15 à 30 V cc)	max. 150 mA	– SYNC/FREEZE	oui
Nombre de ressources de liaison	MPI : 44 DP : 32	– Activation/désactivation esclaves DP	oui
Fonctionnalités		• Vitesses de transmission	jusqu'à 12 MBauds
• MPI	oui	• Nombre d'esclaves DP	32 max.
• PROFIBUS DP	maître DP/esclave DP	• Zone d'adresses	max. 2 Ko entrées / 2 Ko sorties
		• Données utiles par esclave DP	244 octets max. pour les entrées, 244 octets max. pour les sorties répartis sur 244 emplacements de 128 octets chaque
		Esclave DP	
		• Services	
		– Etat/forcer ;	oui si interface active
		– programmer;	oui si interface active
		– Routage	oui si interface active
		• Fichier GSD	http://www.ad.siemens.de/csi_e/gsd
		• Vitesse de transmission	jusqu'à 12 MBauds
		• Mémoire de transfert	244 octets entrées/ 244 octets sorties
		– plages d'adresses	32 max.
		– données utiles par plage d'adresses	32 octets max.
		– dont cohérentes	32 octets

2ème interface			
Type d'interface	Intégrée	• DPNRM_DG	8
Physique	RS 485/Profibus	• RDSYSST	1 ... 8
avec séparation de potentiel	oui	• DP_TOPOL	1
Alimentation en courant sur interface (15 à 30 V cc)	max. 150 mA	Blocs fonctionnels système (SFB)	Voir liste des opérations
Nombre de ressources de liaison	32	Nombre de SFB actifs simultanément	
Fonctionnalités		• RD_REC	8
• PROFIBUS DP	Maître DP	• WR_REC	8
Maître DP		Protection du programme utilisateur	Protection par mot de passe
• Services		Accès à des données cohérentes dans la mémoire image	oui
– Communication PG/OP	oui	Temps de synchronisation CiR	
– Routage	oui	Charge de base	100 ms
– Equidistance	oui	Temps par octet d'E/S	120 µs
– SYNC/FREEZE	oui	Synchronisme d'horloge	
– Activation/désactivation esclaves DP	oui	Données utiles par esclave DP avec synchronisme d'horloge	128 octets max.
• Vitesses de transmission	jusqu'à 12 MBauds	Nombre max. d'octets et d'esclaves dans une mémoire image partielle	La règle suivante est à appliquer : Nombre d'octets / 50 + nombre d'esclaves < 26
• Nombre d'esclaves DP	max. 125	Equidistance	oui
• Zone d'adresses	max. 8 Ko entrées / 8 Ko sorties	Plus petite cadence	5 ms
• Données utiles par esclave DP	selon l'esclave DP, mais max. 128 octets entrées/ 128 octets sorties		2,5 ms sans mise en oeuvre de la SFC 126, 127
Esclave DP		Dimensions	
comme 1ère interface		Cotes de montage LxHxP (mm)	25x290x219
Programmation		Emplacements nécessaires	1
Langage de programmation	CONT, LOG, LIST, SCL	Poids	env. 0,72 kg
Réserve d'opérations	Voir liste des opérations	Tensions, courants	
Niveaux de parenthèses	8	Courant absorbé par le bus S7-400 (5 V cc)	typ. 1,5 A max. 1,6 A
Fonctions système (SFC)	Voir liste des opérations	Consommation sur le bus S7-400 (24 V c.c.)	somme des consommations des composantes connectées à l'interface MPI/DP, toutefois 150 mA maximum par interface
Nombre de SFC actifs simultanément		La CPU ne consomme pas de courant depuis la tension 24 V ; elle se contente de la mettre à disposition de l'interface MPI/DP.	
• WR_REC	8	Courant de sauvegarde	typ. 40 µA max. 420 µA
• WR_PARM	8	Temps de sauvegarde max.	environ 356 jours
• PARM_MOD	1	Alimentation de la tension de sauvegarde externe sur la CPU	5 à 15 V cc
• WR_DPARM	2	Dissipation du module	typ. 7,5 W

CPU utilisée comme esclave DP

Vous n'avez le droit d'utiliser la CPU qu'une fois comme esclave DP, même si la CPU a plusieurs interfaces.

4.6 Caractéristiques techniques CPU 416-3; (6ES7416-3XL00-0AB0)

CPU et version		Zones de données et leur rémanence	
MLFB	6ES7416-3XL00-0AB0	Zone de données rémanente totale (mémentos; temporisations; compteurs inclus)	Mémoire totale de travail et de chargement (avec pile tampon)
• Version du microprogramme	v 3.1	Mémentos	16 Ko
Logiciel de programmation correspondant	à partir de STEP7 V 5.2	• Rémanence réglable	de Mo 0 à Mo 16383
Mémoire		• Rémanence préréglée	de Mo 0 à Mo 15
Mémoire de travail		Mémento de cycle	8 (1 octet de memento)
• Intégrée	1,6 Ko pour le code 1,6 Ko pour les données	Blocs de données	max. 4095 (DB 0 réservé)
• Extensible	non	• Taille	max. 64 Ko
Mémoire de chargement		Données locales (réglables)	max. 32 Ko
• Intégrée	RAM 256 Ko	• Préréglée	16 Ko
• FEPRM extensible	par carte mémoire (FLASH) jusqu'à 64 Mo	Blocs	
• RAM extensible	par carte mémoire (RAM) jusqu'à 64 Mo	OB	Voir liste des opérations
Mise en mémoire tampon	oui	• Taille	max. 64 Ko
• par pile	Toutes données	Profondeur d'imbrication	
• sans pile	néant	• suivant classe de priorité	24
Temps d'exécution		• supplémentaire, à l'intérieur d'un OB d'erreur	2
Temps d'exécution pour		FB	max 2048
• Opérations sur bits	min. 0,08 µs	• Taille	max. 64 Ko
• Opérations sur mots	min. 0,08 µs	FC	max 2048
• Opérations arithmétiques sur nombres entiers	min. 0,08 µs	• Taille	max. 64 Ko
• Arithmétique en virgule flottante	min. 0,48 µs	Zones d'adresses (entrées/sorties)	
Temps/compteurs et leur rémanence		Zone totale d'adresses de périphérie	16 Ko/16 Ko
Compteurs de S7	512	• dont décentralisée	
• Rémanence réglable	de Z 0 à Z 511	Interface MPI/DP	2 Ko/2 Ko
• Préréglée	de Z 0 à Z 7	Interface DP	8 Ko/8 Ko
• Gamme de comptage	1 à 999	Pour chaque segment fonctionnant avec synchronisme d'horloge, c'est-à-dire pour chaque segment auquel un OB 61 ...63 a été affecté, les zones d'adresses de périphérie décentralisées sont divisées par deux.	
Compteur CEI	oui	Mémoire image	16 Ko/16 Ko (réglable)
• Type	SFB	• Préréglée	512 octets/512 octets
Temps du S7	512	• Nombre de mémoires images partielles	max. 8
• Rémanence réglable	de T 0 à T 511	• Données cohérentes	max. 244 octets
• Préréglée	pas de temps rémanents	Voies numériques	131072/131072
• Gamme de temps	10 ms à 9990 s	• dont centrales	131072/131072
Timer CEI	oui	Voies analogiques	8192/8192
• Type	SFB	• dont centrales	8192/8192
		Extension	
		Stations centrales/stations d'extension	max. 1/21

Fonctionnement multiprocesseur max. 4 CPU (avec UR1 ou UR2) Nombre d'IM enfichables (total) max. 6 - IM 460 max. 6 - IM 463-2 max. 4 Nombre de maîtres DP - Intégrée 2 - via IF 964-DP 1 - via IM 467 max. 4 - via CP max. 10 IM 467 non utilisable en même temps que CP 443-5 Ext. Nombre de modules S5 enfichables par capsule d'adaptation (dans la station centrale) max. 6 Modules de fonction et processeurs de communication exploitables - FM Limité par le nombre d'emplacements et le nombre de liaisons - CP 440 limité par le nombre d'emplacements - CP 441 limité par le nombre de liaisons - Profibus und Ethernet CP inclus CP 443-5 Extended et IM 467 max. 14	Fonctions de signalisation de S7 Nombre de stations pouvant être activées pour les fonctions de signalisation (par exemple WIN CC ou SIMATIC OP) max. 12 Messages sur mnémonique oui - Nombre de messages - Total max. 1024 - Grille de 100 ms max. 128 - Grille de 500 ms max. 512 - Grille de 1000 ms max. 1024 - Nombre de valeurs additionnelles par message - pour grille de 100 ms max. 1 - pour grille de 500, 1000 ms max. 10 Messages de bloc oui - Blocs Alarm-S/SQ ou blocs Alarm-D/DQ simultanément activés max. 200 Blocs Alarm-8 oui - Nombre de contrats de communication pour blocs Alarm-8 et blocs pour communication S7 (réglable) max. 1800 - Préréglée 600 Signalisation de contrôle-commande oui Nombre d'archives déclarables en même temps (SFB 37 AR_SEND) 32
Heure Horloge oui - Tamponnée oui - Résolution 1 ms - Précision en cas de - Mise hors tension Dérive 1,7 s par jour - Mise sous tension Dérive 8,6 s par jour Compteur d'heures de fonctionnement 8 - Numéro 0 à 7 - Valeurs admises 0 à 32767 heures - Granularité 1 heure - Rémanent oui Synchronisation d'horloge oui - dans l'API, sur MPI, DP et IF 964 DP comme maître ou esclave Différence d'heure dans le système à la synchronisation - Ethernet maximal 10 ms - MPI maximal 200 ms	Fonctions de test et de mise en service Etat/forcer variable oui - Variables Entrées/sorties, mémentos, DB, entrées/sorties de périphérie, temps, compteurs - Nombre de variables max. 70 Forçage oui - Variables Entrées/sorties, mémentos, entrées/sorties de périphérie - Nombre de variables max. 512 Etat bloc oui Pas unique oui Tampon de diagnostic oui - Nombre des entrées max. 3200 (réglable) - Préréglée 120 Nombre de points d'arrêt 4

Communication		
Communication PG/OP	oui	
Nombre d'OP connectables	63 sans traitement des messages 12 avec traitement des messages	
Nombre de ressources de liaison pour liaisons S7, pour toutes les interfaces et tous les CP	64, dont une réservée pour PG et OP respectivement	
Communication globale de données	oui	
• Nombre des cercles GD	max. 16	
• Nombre des paquets de GD		
– Emetteur	max. 16	
– Récepteur	32 max.	
• Taille des paquets de GD	max. 64 octets	
– dont cohérentes	1 variable	
Communication de base S7	oui	
• Données utiles par contrat	max. 76 octets	
– dont cohérentes	16 octets	
Communication S7	oui	
• Données utiles par contrat	max. 64 Ko	
– dont cohérentes	1 variable (462 octets)	
Communication compatible S5	Oui (via CP max. 10 et FC AG_SEND et AG_RECV)	
• Données utiles par contrat	max. 8 Ko	
– dont cohérentes	240 octets	
Communication standard (FMS)	Oui (via CP et FB chargeable)	
Interfaces		
1ère interface		
Type d'interface	Intégrée	
Physique	RS 485/Profibus	
avec séparation de potentiel	oui	
Alimentation en courant sur interface (15 à 30 V cc)	max. 150 mA	
Nombre de ressources de liaison	MPI : 44 DP : 32	
Fonctionnalités		
• MPI	oui	
• PROFIBUS DP	maître DP/esclave DP	
MPI		
• Services		
– Communication PG/OP	oui	
– Routage	oui	
– Communication globale de données	oui	
– Communication de base S7	oui	
• Vitesses de transmission	jusqu'à 12 MBauds	
Maître DP		
• Services		
– Communication PG/OP	oui	
– Routage	oui	
– Equidistance	oui	
– SYNC/FREEZE	oui	
– Activation/désactivation esclaves DP	oui	
• Vitesses de transmission	jusqu'à 12 MBauds	
– dont réservé	1 pour PG, 1 pour OP	
• Nombre d'esclaves DP	32 max.	
• Zone d'adresses	max. 2 Ko entrées / 2 Ko sorties	
• Données utiles par esclave DP	244 octets max. pour les entrées, 244 octets max. pour les sorties répartis sur 244 emplacements de 128 octets chaque	
Esclave DP		
• Services		
– Etat/forcer ;	oui si interface active	
– programmer;	oui si interface active	
– Routage	oui si interface active	
• Fichier GSD	http://www.ad.siemens.de/csi_e/gsd	
• Vitesse de transmission	jusqu'à 12 MBauds	
• Mémoire de transfert	244 octets entrées/ 244 octets sorties	
– plages d'adresses	32 max.	
– données utiles par plage d'adresses	32 octets max.	
– dont cohérentes	32 octets	
2ème interface		
Type d'interface	Intégrée	
Physique	RS 485/Profibus	
avec séparation de potentiel	oui	
Alimentation en courant sur interface (15 à 30 V cc)	max. 150 mA	
Nombre de ressources de liaison	32	
Fonctionnalités		
• PROFIBUS DP	maître DP/esclave DP	

Maître DP		Nombre de SFB actifs simultanément	
- Services - Communication PG/OP oui - Routage oui - Equidistance oui - SYNC/FREEZE oui - Activation/désactivation esclaves DP oui - Vitesses de transmission jusqu'à 12 MBauds - Nombre d'esclaves DP max. 125 - Zone d'adresses max. 8 Ko entrées / 8 Ko sorties - Données utiles par esclave DP selon l'esclave DP, mais max. 128 octets entrées/ 128 octets sorties		- RD_REC 8 - WR_REC 8	
Protection du programme utilisateur		Protection par mot de passe	
Accès à des données cohérentes dans la mémoire image		oui	
Esclave DP		Temps de synchronisation CiR	
comme 1ère interface		Charge de base	100 ms
3ème interface		Temps par octet d'E/S	120 µs
Type d'interface		Synchronisme d'horloge	
Module d'interface utilisable		Données utiles par esclave DP avec synchronisme d'horloge	128 octets max.
Propriétés techniques comme 2ème interface		Nombre max. d'octets et d'esclaves dans une mémoire image partielle	La règle suivante est à appliquer : Nombre d'octets / 50 + nombre d'esclaves < 26
Programmation		Equidistance	oui
Langage de programmation	CONT, LOG, LIST, SCL	Plus petite cadence	5 ms
Réserve d'opérations	Voir liste des opérations		2,5 ms sans mise en oeuvre de la SFC 126, 127
Niveaux de parenthèses	8	Dimensions	
Fonctions système (SFC)	Voir liste des opérations	Cotes de montage LxHxP (mm)	50x290x219
Nombre de SFC actifs simultanément		Emplacements nécessaires	2
- WR_REC 8 - WR_PARM 8 - PARM_MOD 1 - WR_DPARM 2 - DPNRM_DG 8 - RDSYSST 1 ... 8 - DP_TOPOL 1		Poids	env. 1,07 kg
Blocs fonctionnels système (SFB)	Voir liste des opérations	Tensions, courants	
		Courant absorbé par le bus S7-400 (5 V cc)	typ. 1,6 A max. 1,8 A
		Consommation sur le bus S7-400 (24 V c.c.)	somme des consommations des composantes connectées à l'interface MPI/DP, toutefois 150 mA maximum par interface
		La CPU ne consomme pas de courant depuis la tension 24 V ; elle se contente de la mettre à disposition de l'interface MPI/DP.	
		Courant de sauvegarde	typ. 50 µA max. 460 µA
		Temps de sauvegarde max.	environ 332 jours
		Alimentation de la tension de sauvegarde externe sur la CPU	5 à 15 V cc
		Dissipation du module	typ. 8 W

CPU utilisée comme esclave DP

Vous n'avez le droit d'utiliser la CPU qu'une fois comme esclave DP, même si la CPU a plusieurs interfaces.

4.7 Caractéristiques techniques de la CPU 417-4; (6ES7417-4XL00-0AB0)

CPU et version			
MLFB	6ES7417-4XL00-0AB0	Mémentos	16 Ko
• Version du microprogramme	V 3.1	• Rémanence réglable	de Mo 0 à Mo 16383
Logiciel de programmation correspondant	à partir de STEP7 V 5.2	• Rémanence préréglée	de Mo 0 à Mo 15
Mémoire		Mémento de cycle	8 (1 octet de memento)
Mémoire de travail		Blocs de données	max. 8191 (DB 0 réservé)
• Intégrée	2 Mo pour le code 2 Mo pour les données	• Taille	max. 64 Ko
• Extensible	jusqu'à 10 Mo pour le code jusqu'à 10 Mo pour les données	Données locales (réglables)	max. 64 Ko
Mémoire de chargement		• Préréglée	32 Ko
• Intégrée	RAM 256 Ko	Blocs	
• FEPRM extensible	par carte mémoire (FLASH) jusqu'à 64 Mo	OB	Voir liste des opérations
• RAM extensible	par carte mémoire (RAM) jusqu'à 64 Mo	• Taille	max. 64 Ko
Mise en mémoire tampon	oui	Profondeur d'imbrication	
• par pile	Toutes données	• suivant classe de priorité	24
• sans pile	néant	• supplémentaire, à l'intérieur d'un OB d'erreur	2
Temps d'exécution		FB	max. 6144
Temps d'exécution pour		• Taille	max. 64 Ko
• Opérations sur bits	min. 0,1 µs	FC	max. 6144
• Opérations sur mots	min. 0,1 µs	• Taille	max. 64 Ko
• Opérations arithmétiques sur nombres entiers	min. 0,1 µs	Zones d'adresses (entrées/sorties)	
• Arithmétique en virgule flottante	min. 0,6 µs	Zone totale d'adresses de périphérie	16 Ko/16 Ko
Temps/compteurs et leur rémanence		• dont décentralisée	
Compteurs de S7	512	Interface MPI/DP	2 Ko/2 Ko
• Rémanence réglable	de Z 0 à Z 511	Interface DP	8 Ko/8 Ko
• Préréglée	de Z 0 à Z 7	Pour chaque segment fonctionnant avec synchronisme d'horloge, c'est-à-dire pour chaque segment auquel un OB 61 ...64 a été affecté, les zones d'adresses de périphérie décentralisées sont divisées par deux.	
• Gamme de comptage	1 à 999	Mémoire image	16 Ko/16 Ko (réglable)
Compteur CEI	oui	• Préréglée	1024 octets/1024 octets
• Type	SFB	• Nombre de mémoires images partielles	max. 15
Temps du S7	512	• Données cohérentes	max. 244 octets
• Rémanence réglable	de T 0 à T 511	Voies numériques	131072/131072
• Préréglée	pas de temps rémanents	• dont centrales	131072/131072
• Gamme de temps	10 ms à 9990 s	Voies analogiques	8192/8192
Timer CEI	oui	• dont centrales	8192/8192
• Type	SFB		
Zones de données et leur rémanence			
Zone de données rémanente totale (mémotos; temporisations; compteurs)	Mémoire totale de travail et de chargement (avec pile tampon)		

Extension		Fonctions de signalisation de S7	
Stations centrales/stations d'extension	max. 1/21	Nombre de stations pouvant être activées pour les fonctions de signalisation (par exemple WIN CC ou SIMATIC OP)	max. 16
Fonctionnement multiprocesseur	max. 4 CPU (avec UR1 ou UR2)	Messages sur mnémonique	oui
Nombre d'IM enfichables (total)	max. 6	• Nombre de messages	
• IM 460	max. 6	– Total	max. 1024
• IM 463-2	max. 4	– Grille de 100 ms	max. 128
Nombre de maîtres DP		– Grille de 500 ms	max. 512
• Intégrée	2	– Grille de 1000 ms	max. 1024
• via IF 964-DP	2	• Nombre de valeurs additionnelles par message	
• via IM 467	max. 4	– pour grille de 100 ms	max. 1
• via CP	max. 10	– pour grille de 500, 1000 ms	max. 10
IM 467 non utilisable en même temps que CP 443-5 Ext.		Messages de bloc	oui
Nombre de modules S5 enfichables par capsule d'adaptation (dans la station centrale)	max. 6	• Blocs Alarm-S/SQ ou blocs Alarm-D/DQ simultanément activés	max. 200
Modules de fonction et processeurs de communication exploitables		Blocs Alarm-8	oui
• FM	Limité par le nombre d'emplacements et le nombre de liaisons	• Nombre de contrats de communication pour blocs Alarm-8 et blocs pour communication S7 (réglable)	max. 10000
• CP 440	limité par le nombre d'emplacements	• Préréglée	1200
• CP 441	limité par le nombre de liaisons	Signalisation de contrôle-commande	oui
• Profibus und Ethernet CP inclus CP 443-5 Extended et IM 467	max. 14	Nombre d'archives déclarables en même temps (SFB 37 AR_SEND)	64
Heure		Fonctions de test et de mise en service	
Horloge	oui	Etat/forcer variable	oui
• Tamponnée	oui	• Variables	Entrées/sorties, mémentos, DB, entrées/sorties de périphérie, temps, compteurs
• Résolution	1 ms	• Nombre de variables	max. 70
• Précision en cas de		Forçage	oui
– Mise hors tension	Dérive 1,7 s par jour	• Variables	Entrées/sorties, mémentos, entrées/sorties de périphérie
– Mise sous tension	Dérive 8,6 s par jour	• Nombre de variables	max. 512
Compteur d'heures de fonctionnement	8	Etat bloc	oui
• Numéro	0 à 7	Pas unique	oui
• Valeurs admises	0 à 32767 heures	Tampon de diagnostic	oui
• Granularité	1 heure	• Nombre des entrées	max. 3200 (réglable)
• Rémanent	oui	• Préréglée	120
Synchronisation d'horloge	oui	Nombre de points d'arrêt	4
• dans l'API, sur MPI, DP et IF 964 DP	comme maître ou esclave		
Différence d'heure dans le système à la synchronisation			
• Ethernet	maximal 10 ms		
• MPI	maximal 200 ms		

Communication	
Communication PG/OP	oui
Nombre d'OP connectables	63 sans traitement des messages 16 avec traitement des messages
Nombre de ressources de liaison pour liaisons S7, pour toutes les interfaces et tous les CP	64, dont une réservée pour PG et OP respectivement
Communication globale de données	oui
• Nombre des cercles GD	max. 16
• Nombre des paquets de GD	
– Emetteur	max. 16
– Récepteur	32 max.
• Taille des paquets de GD	max. 64 octets
– dont cohérentes	1 variable
Communication de base S7	oui
• Données utiles par contrat	max. 76 octets
– dont cohérentes	16 octets
Communication S7	oui
• Données utiles par contrat	max. 64 Ko
– dont cohérentes	1 variable (462 octets)
Communication compatible S5	Oui (via CP max. 10 et FC AG_SEND et FC AG_RECV)
• Données utiles par contrat	max. 8 Ko
– dont cohérentes	240 octets
Communication standard (FMS)	Oui (via CP et FB chargeable)
Interfaces	
1ère interface	
Type d'interface	Intégrée
Physique	RS 485/Profibus
avec séparation de potentiel	oui
Alimentation en courant sur interface (15 à 30 V cc)	max. 150 mA
Nombre de ressources de liaison	MPI : 44 DP : 32
Fonctionnalités	
• MPI	oui
• PROFIBUS DP	maître DP/esclave DP
MPI	
• Services	
– Communication PG/OP	oui
– Routage	oui
– Communication globale de données	oui
– Communication de base S7	oui
– Communication S7	oui
• Vitesses de transmission	jusqu'à 12 MBauds
Maître DP	
• Services	
– Communication PG/OP	oui
– Routage	oui
– Equidistance	oui
– SYNC/FREEZE	oui
– Activation/désactivation esclaves DP	oui
• Vitesses de transmission	jusqu'à 12 MBauds
• Nombre d'esclaves DP	max. 125
• Zone d'adresses	max. 8 Ko entrées / 8 Ko sorties
• Données utiles par esclave DP	selon l'esclave DP, mais max. 128 octets entrées/ 128 octets sorties
Esclave DP	
comme 1ère interface	
3ème interface	
Type d'interface	Module d'interface enfichable

– Communication PG/OP	oui
– Routage	oui
– Equidistance	oui
– SYNC/FREEZE	oui
– Activation/désactivation esclaves DP	oui
• Vitesses de transmission	jusqu'à 12 MBauds
• Nombre d'esclaves DP	32 max.
• Zone d'adresses	max. 2 Ko entrées / 2 Ko sorties
• Données utiles par esclave DP	244 octets max. pour les entrées, 244 octets max. pour les sorties répartis sur 244 emplacements de 128 octets chaque
Esclave DP	
• Services	
– Etat/forcer ;	oui si interface active
– programmer;	oui si interface active
– Routage	oui si interface active
• Fichier GSD	http://www.ad.siemens.de/csi_e/gsd
• Vitesse de transmission	jusqu'à 12 MBauds
• Mémoire de transfert	244 octets entrées/ 244 octets sorties
– plages d'adresses	32 max.
– données utiles par plage d'adresses	32 octets max.
– dont cohérentes	32 octets
2ème interface	
Type d'interface	Intégrée
Physique	RS 485/Profibus
avec séparation de potentiel	oui
Alimentation en courant sur interface (15 à 30 V cc)	max. 150 mA
Nombre de ressources de liaison	32
Fonctionnalités	
• PROFIBUS DP	maître DP/esclave DP
Maître DP	
• Services	
– Communication PG/OP	oui
– Routage	oui
– Equidistance	oui
– SYNC/FREEZE	oui
– Activation/désactivation esclaves DP	oui
• Vitesses de transmission	jusqu'à 12 MBauds
• Nombre d'esclaves DP	max. 125
• Zone d'adresses	max. 8 Ko entrées / 8 Ko sorties
• Données utiles par esclave DP	selon l'esclave DP, mais max. 128 octets entrées/ 128 octets sorties
Esclave DP	
comme 1ère interface	
3ème interface	
Type d'interface	Module d'interface enfichable

Module d'interface utilisable	IF-964-DP
Propriétés techniques	comme 2ème interface
4ème interface	
Type d'interface	Module d'interface enfichable
Module d'interface utilisable	IF-964-DP
Propriétés techniques	comme 2ème interface
Programmation	
Langage de programmation	CONT, LOG, LIST, SCL
Réserve d'opérations	Voir liste des opérations
Niveaux de parenthèses	8
Fonctions système (SFC)	Voir liste des opérations
Nombre de SFC actifs simultanément	
• WR_REC	8
• WR_PARM	8
• PARM_MOD	1
• WR_DPARM	2
• DPNRM_DG	8
• RDSYSST	1 ... 8
• DP_TOPOL	1
Blocs fonctionnels système (SFB)	Voir liste des opérations
Nombre de SFB actifs simultanément	
• RD_REC	8
• WR_REC	8
Protection du programme utilisateur	Protection par mot de passe
Accès à des données cohérentes dans la mémoire image	oui
Temps de synchronisation CiR	
Charge de base	100 ms
Temps par octet d'E/S	120 µs
Synchronisme d'horloge	
Données utiles par esclave DP avec synchronisme d'horloge	128 octets max.
Nombre max. d'octets et d'esclaves dans une mémoire image partielle	La règle suivante est à appliquer : Nombre d'octets / 50 + nombre d'esclaves < 20
Equidistance	oui
Plus petite cadence	5 ms, 2,5 ms ohne Einsatz der SFC 126, 127

Dimensions	
Cotes de montage LxHxP (mm)	50x290x219
Emplacements nécessaires	2
Poids	env. 1,07 kg
Tensions, courants	
Courant absorbé par le bus S7-400 (5 V cc)	typ. 1,8 Amax. 2,0 A
Consommation sur le bus S7-400 (24 V c.c.)	somme des consommations des composantes connectées à l'interface MPI/DP, toutefois 150 mA maximum par interface
La CPU ne consomme pas de courant depuis la tension 24 V ; elle se contente de la mettre à disposition de l'interface MPI/DP.	
Courant de sauvegarde	typ. 75 µA max. 860 µA
Alimentation de la tension de sauvegarde externe sur la CPU	5 à 15 V cc
Temps de sauvegarde max.	environ 285 jours
Dissipation du module	typ. 9 W

CPU utilisée comme esclave DP

Vous n'avez le droit d'utiliser la CPU qu'une fois comme esclave DP, même si la CPU a plusieurs interfaces.

4.8 Caractéristiques des cartes mémoire

Nom	Référence	Consommation sous 5 V	Courant de sauvegarde	utilisable dans le M7-400
MC 952 / 64 Ko / RAM	6ES7952-0AF00-0AA0	Typ. 20 mA max. 50 mA	Typ. 0,5 µA max. 20 µA	–
MC 952 / 256 Ko / RAM	6ES7952-1AH00-0AA0	Typ. 35 mA max. 80 mA	typ. 1 µA max. 40 µA	–
MC 952 / 1 Mo / RAM	6ES7952-1AK00-0AA0	Typ. 40 mA max. 90 mA	Typ. 3 µA max. 50 µA	–
MC 952 / 2 Mo / RAM	6ES7952-1AL00-0AA0	Typ. 45 mA max. 100 mA	Typ. 5 µA max. 60 µA	–
MC 952 / 4 Mo / RAM	6ES7952-1AM00-0AA0	Typ. 45 mA max. 100 mA	Typ. 5 µA max. 60 µA	–
MC 952 / 8 Mo / RAM	6ES7952-1AP00-0AA0	Typ. 45 mA max. 100 mA	Typ. 5 µA max. 60 µA	–
MC 952 / 16 Mo / RAM	6ES7952-1AS00-0AA0	Typ. 45 mA max. 100 mA	Typ. 5 µA max. 60 µA	–
MC 952 / 64 Ko / 5V FLASH	6ES7952-0KF00-0AA0	Typ. 15 mA max. 35 mA	–	–
MC 952 / 256 Ko / 5V FLASH	6ES7952-0KH00-0AA0	Typ. 20 mA max. 45 mA	–	–
MC 952 / 1 Mo / 5V FLASH	6ES7952-1KK00-0AA0	Typ. 40 mA max. 90 mA	–	oui
MC 952 / 2 Mo / 5V FLASH	6ES7952-1KL00-0AA0	Typ. 50 mA max. 100 mA	–	oui
MC 952 / 4 Mo / 5V FLASH	6ES7952-1KM00-0AA0	Typ. 40 mA max. 90 mA	–	oui
MC 952 / 8 Mo / 5V FLASH	6ES7952-1KP00-0AA0	Typ. 50 mA max. 100 mA	–	oui
MC 952 / 16 Mo / 5V FLASH	6ES7952-1KS00-0AA0	Typ. 55 mA max. 110 mA	–	oui
MC 952 / 32 Mo / 5V FLASH	6ES7952-1KT00-0AA0	Typ. 55 mA max. 110 mA	–	–
MC 952 / 64 Mo / 5V FLASH	6ES7952-1KY00-0AA0	Typ. 55 mA max. 110 mA	–	–
Dimensions L × H × P (en mm)		7,5 × 57 × 87		
Poids		max. 35 g		
Immunité aux perturbations		de par la construction		

Index

A

Accès directs à la périphérie, 3-17
Actualisation de la mémoire image, temps de traitement, 3-4, 3-5
Adresse PROFIBUS du maître, 1-56
Adresses de diagnostic, CPU 31x-2, 1-42, 1-52
Alarme de diagnostic, CPU 31x-2 utilisée comme esclave DP, 1-60
Alarme de multicomputing, 1-29
Alarme de processus, CPU 31x-2 utilisée comme esclave DP, 1-60
Alarmes, CPU 315-2 DP utilisée comme esclave DP, 1-61

B

BUSF, 1-39, 1-49

C

Calcul, temps de réponse, 3-13
Caractéristiques techniques
 414-3, 4-14
 Cartes mémoire, 4-30
 CPU, 4-1
 CPU 412-1, 4-2
 CPU 412-2, 4-6
 CPU 414-2, 4-10
 CPU 416-2, 4-18
 CPU 416-3, 4-22
 CPU 417-4, 4-26
Carte FLASH, 1-19
Carte mémoire, 1-18
Carte RAM, 1-19
Charge du cycle, communication via MPI et via le bus de communication, 3-4
CiR, 1-30
Communication via MPI et via le bus de communication, charge du cycle, 3-4
CPU
 Paramètres, 1-24
 sélecteur de modes, 1-14
CPU 315-2 DP
 Voir CPU 31x-2
 maître DP, 1-35
CPU 316-2 DP. *Voir* CPU 31x-2

CPU 318-2. *Voir* CPU 31x-2

CPU 31x-2
 adresses de diagnostic pour PROFIBUS, 1-42, 1-52
 changements d'état, 1-63
 Changements d'état de fonctionnement, 1-43, 1-53
 Echange direct de données, 1-62
 Esclave DP, Diagnostic avec STEP 7, 1-49
 esclave DP, 1-44
 diagnostic par DEL de signalisation, 1-49
 Interruption de bus, 1-43
 Interruption de bus, 1-53
 interruption du bus, 1-63
 maître DP
 diagnostic avec STEP 7, 1-40
 diagnostic par LED, 1-39
 mémoire de transfert, 1-45
 zones d'adresses DP, 1-34

D

Démarrage, 1-17
 séquence de commande, 1-17
Démarrage à chaud, 1-17
Démarrage à froid, 1-16
 séquence de commande, 1-17
Diagnostic
 de code, CPU 315-2 DP utilisée comme esclave DP, 1-58
 de station, CPU 31x-2 utilisée comme esclave DP, 1-59
 échange direct de données, 1-63
Diagnostic d'esclave DP, structure, 1-54
Diagnostic de code, CPU 31x-2 utilisée comme esclave DP, 1-58
Diagnostic de station, CPU 31x-2 utilisée comme esclave DP, 1-59
Direct, Echange de données, 1-62

Données cohérentes, 1-65
 Accès à la mémoire de travail, 1-66
 Blocs de communication, 1-66
 Esclave DP normé, 1-66
 Fonctions de communication, 1-66
 Mémoire image, 1-68
 SFC 14 "DPRD_DAT", 1-66
 SFC 15 "DPWR_DAT", 1-67
 SFC 81 "UBLKMOV", 1-65

E

Echange croisé. *Voir* Echange direct de données
 Echange direct de données
 CPU 31x-2, 1-62
 diagnostic, 1-63
 Effacement général, séquence de commande, 1-16
 Esclave DP
 CPU 31x-2, 1-44
 Diagnostic avec STEP 7, 1-49
 diagnostic par DEL, 1-49
 Esclave DP normé, Données cohérentes, 1-66
 Etat de station 1 à 3, 1-55

F

Fonctions de surveillance, 1-9

G

Gestion du cycle, temps de traitement, 3-7

I

Interface DP, 1-23
 Interface MPI, 1-22

M

Maître DP
 CPU 31x-2, 1-35
 diagnostic avec STEP 7, 1-40
 diagnostic par DEL, 1-39
 Mémoire de transfert
 CPU 31x-2, 1-45
 pour transmission de données, 1-45
 Multicomputing, 1-26

N

Niveau de protection, 1-15
 paramétrage, 1-15

Numéro de référence

6ES7 412-1XF03-0AB0, 4-2
 6ES7 412-2XG00-0AB0, 4-6
 6ES7 414-2XG03-0AB0, 4-10
 6ES7 414-3XJ00-0AB0, 4-14
 6ES7 416-2XK02-0AB0, 4-18
 6ES7 416-3XL00-0AB0, 4-22
 6ES7 417-4XL00-0AB0, 4-26

Numéros de référence

Cartes mémoire, 4-30
 CPU, 4-1

P

Paramètres, 1-24
 Pile des blocs, 2-4
 Programme utilisateur, temps de traitement, 3-4

R

Redémarrage, 1-17
 séquence de commande, 1-17

S

SFC 81 "UBLKMOV", 1-65
 Signalisations d'erreurs, 1-12
 CPU 41x-3 et 41x-4, 1-13
 Synchronisme d'horloge, 1-38
 Système d'exploitation, temps de traitement, 3-7

T

Télégramme de configuration. *Voir* sur Internet,
<http://www.ad.siemens.de/simatic-cs>
 Télégramme de paramétrage. *Voir* sur Internet,
<http://www.ad.siemens.de/simatic-cs>
 Temps de cycle, 3-1
 composantes, 3-3
 Exemple de calcul, 3-18
 exemple de calcul, 3-19
 prolonger, 3-4
 Temps de réponse, 3-13
 alarme de diagnostic, 3-24
 alarme de processus, 3-22
 calcul, 3-13
 calcul du, 3-15, 3-16
 facteurs, 3-13
 le plus court, 3-15
 le plus long, 3-16
 raccourcir, 3-17
 Temps de réponse à une alarme de diagnostic, 3-24

- Temps de réponse à une alarme de process, des CPU, 3-23
 - Temps de réponse à une alarme de processus, 3-22
 - des CPU, 3-22
 - des modules de signaux, 3-23
 - Temps de traitement
 - actualisation de la mémoire image, 3-4, 3-5
 - gestion du cycle, 3-7
 - programme utilisateur, 3-4
 - système d'exploitation, 3-7
 - Traitement d'alarme de processus, 3-23
- V**
- Visualisations d'état, toutes CPU, 1-11
- Z**
- Zone d'adresse, CPU 31x-2, 1-34
 - Zones de mémoire, 2-2

